新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > DS-SS接收机全数字AGC的FPGA实现

DS-SS接收机全数字AGC的FPGA实现

作者:时间:2008-12-25来源:网络收藏

DS-SS接收机全数字AGC的FPGA实现

  考虑到数字化的优越性和系统的稳定要求,采用全数字方案并使用实现外部模块。由于MAG输出信号的占空比反映了输入信号的幅度大小,因此外部控制模块采用MAG作为输入信号,检测当前输入信号幅度的变化。外部AGC控制模块输出为要衰减的dB值,用来调整数控衰减器的衰减量。

  外部AGC控制模块由计数器、低通滤波器、积分器和衰减量dB转换表等几部分构成,实现框图如图2所示。

  当放大器2输出信号处于射频前端AGC的动态范围时,MAG端输出信号的占空比为1/3,如图3所示。如果放大器2输出信号超出射频前端AGC的动态范围时,中频连续信号的幅度就会超过正常幅度,直接导致MAG输出信号的占空比超出1/3,因此MAG占空比的大小反映了接收信号幅度的大小。为了保持输出信号有恒定占空比,就要在输入信号过大而导致内部AGC无法调节时,采用外部AGC调整来保证。通过外部AGC控制数控衰减器调整输入信号幅度,使放大器2的输出信号落入射频前端的AGC动态调整范围。数控衰减量的调节直接由射频前端的输出信号MAG的占空比确定。中频连续信号幅度与SNG及MAG输出信号的关系,如图3所示。

DS-SS接收机全数字AGC的FPGA实现

  设射频前端AGC正常工作时的中断频输出连续信号幅度为A0,则MAG输出信号门限为:

DS-SS接收机全数字AGC的FPGA实现



关键词: AGC FPGA

评论


相关推荐

技术专区

关闭