新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > 使用用CPLD和Flash实现FPGA的配置

使用用CPLD和Flash实现FPGA的配置

作者:时间:2010-08-02来源:网络收藏

  下面分别介绍各功能模块的具体实现:

  (1)数据转换成串行输出功能模块:使用了一个右移寄存器。从16位来的并行数据DIN[0:15]加载到移位寄存器后,依次从DOUT串行输出到中。

  (2)地址递增功能模块:此功能由两个计数器完成。由于是16位并行数据端口,因此第一个计数器功能是逢16进1,第二个计数器功能是地址递增。当移位寄存器的16位数据都输出到中后,第一个计数器输出端口CNT[0:3]都为“1”,经过“与门”逻辑使得第二个计数器加l。Intel E28F128J3A150 Flash为16MB,共需要25根地址线。由于Flash是16位的,因此ADD[3l]不连接。所以第二个计数器和地址线ADD[7:30]相连.以完成Flash地址的递增。

  (3)CCLK信号产生模块:CPU来的时钟信号将数据信号DOUT输出,经一个“非门”逻辑延迟半个周期后产生CCLK,CCLK再将DOUT上的数据送到中。这样将读写。DOUT数据的时刻叉开,避免了冲突。

  (4)PROG信号产生模块:当需要下载FPGA程序时,由CPU产生一个地址信号ADD[O:30],经译码器译码产牛PROG控制信号。此地址由用户自行设定。

  以上模块均采用语言描述。数据转换成串行输出功能模块是核心部分,它可实现并行数据串行输出。

  本文介绍了通过处理机用和Flash实现FPGA配置文件下载更新的方法。与传统的JTAG或PROM串行下载配置方法相比,此方法具有更新配置文件灵活方便、易于操作、适用于大容量FPGA下载的特点。采用此方法可以不用打开机箱即可随时更新FPGA配置程序,特别适用于需要不断更新的系统设计中,具有较为广阔的应用前景。


上一页 1 2 3 4 下一页

关键词: CPLD FPGA Flash RAM EDA VHDL

评论


相关推荐

技术专区

关闭