新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > Spartan-3实现DSP嵌入系统在FPD中的应用

Spartan-3实现DSP嵌入系统在FPD中的应用

作者:时间:2010-08-31来源:网络收藏

  *系统时钟管理-具有4个DCM数字时钟管理器

  先进的时钟管理为高性能电路的设计者提供了更大的灵活性和更强的控制能力, 见图1(b)所示。最多四个数字时钟管理器(DCM),并带有9个外部输出;8个预设的全球时钟网络,即8根全局时钟线路和丰富的寻址。

Spartan-3实现DSP嵌入系统在FPD中的应用

  *嵌入式乘法器

  专用的硅资源允许充分地自定义数据路径,并获得最佳性能,见图1(c)所示。 最多104个18×18乘法器,该乘法器模块允许两个18位二进制作为输入并计算输出36位结果,见图所示;而专用的进位逻辑和高效级联,可实现更多功能。

Spartan-3实现DSP嵌入系统在FPD中的应用

  *SelectIO-超级连接

  每个I/O针脚都支持24个通用I/O标准中的任意一个,所以Spanan-3 可以最低的成本提供最灵活的连接,即可编程I/O技术;支持PCI、HSTL、SSSL、超传送(HyperTransport)、LVDS、RSDS、LVPECL、LVPEL、LVCMOS及更多。

  2.14逻辑资源

  丰富的逻辑单元,寄存器具有移位能力;18X18乘法器;JTAG逻辑与IEEEll49.1/1532说明兼容。

  2.15 可以被Xilinx ISE(系统内仿真器)开发系统支持。即综合、映射、替代和寻址。

  设备以最低成本提供高密度的,这使得它们非常适合于数量大、注重成本、以为核心的应用程序。

  即嵌入式18×18乘法器(最多104个)、每秒最多3300亿次乘法和累加运算(MAC/s)、优秀的高速功能的并行实现能力、灵活的串联架构,可实现成本/功能需求的最佳组合,见图所示最大的成本/性能灵活性。预验证的DSP算法和核心,即滤波器、检波、变换、算法、FEC、相关器。

  2.2 独特的器件结构

  系列的结构可由5个基本的可编程功能模块组成,分别是可配置逻辑模块(CLB),输入/输出模块(IOB)、BlockRAM、乘法器模块和数字时钟管理器(DCM)。这些 小模块的组成如图2所示。一系列IOB模块沿芯片的边沿分布,围绕着一组按规则排列的CLB模块。如XC3S50型只有一个按列排列的BlockRAM嵌在阵列中,XC3S200型到XC3S2000小型有两个按列排列的BlockRAM,而XC3S4000和XC3S5000有4个BlockRAM。每个列状BLockRAM是由几个18kbRAM模块组成,每个模块与专用乘法器有受.。DCM放在BLockRAM的外端。

Spartan-3实现DSP嵌入系统在FPD中的应用

  由上所见, 解决方案的可编程特性降低了新系统设计的内在开发风险。由于拥有诸如多个I/O槽、片上数字时钟管理器、以及大量的Block存储器和分布式存储器等其它功能,Spartan-3也可以高效实现许多控制/胶合逻辑功能,有效减小了系统的尺寸、复杂度和成本。



关键词: FPGA DSP FPD Spartan-3

评论


相关推荐

技术专区

关闭