新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > H.264/AVC中CAVLC编码器的硬件设计实现

H.264/AVC中CAVLC编码器的硬件设计实现

作者:时间:2010-09-18来源:网络收藏

  2.2 level编码的优化实现

  非零系数级编码是编码中复杂度最高、计算量最大、编码延时最长的部分也是高速、高效运行的瓶颈之一。根据的level解码步骤[6]可设计出相应的编码流程,如图3所示。

H.264/AVC中CAVLC编码器的硬件设计实现

  (1)初始化suffixlength为0,如果TC>10,并且T13,则初始化为1。

  (2)计算中间变量levelcode[i]:

H.264/AVC中CAVLC编码器的硬件设计实现



关键词: H.264 AVC CAVLC 编码器

评论


相关推荐

技术专区

关闭