新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > 基于FPGA多路机载冗余图像处理系统的设计方案

基于FPGA多路机载冗余图像处理系统的设计方案

作者:赵小珍 刘波 朱标 陈文明时间:2014-02-13来源:摘自《电子发烧友》收藏

  (2)数据流选择模块

本文引用地址:http://www.eepw.com.cn/article/221481.htm

  根据需要选择两路输入信号中的一路进行输出。

  (3)乒乓操作和控制模块

  由于 乒乓操作具有节省缓冲区空间、流水线式算法以及低速模块处理高速数据流的特点。因此,本设计采用乒乓操作.

  SDRAM 作为整个图像处理系统的缓存,起着至关重要的作用。它将外部输入的图像按帧存入SDRAM中,然后按帧将图像数据送到外部继续处理。的控制逻辑所需要完成的功能有:接收来自外部的图像数据,并进行缓冲和数据重组,产生符合SDRAM控制器位宽的数据信号;产生对SDRAM 的读、写命令和地址,并将它们寄存在FIFO中,随时供SDRAM控制器提取。因此,系统需要一个地址产生逻辑;对SDRAM进行直接控制,将用户产生的地址命令进行解析,产生读/写、刷新等一系列操作,对SDRAM 发出的各种命令要符合特定的时序要求。在上电的时候还必须完成对SDRAM的初始化工作;建立用户与SDRAM 的数据通道,在SDRAM和用户接口之间传递需要写入或者读出的数据,并且调整对应读/写操作的DQS信号时序,使其满足SDRAM的要求;缓存从 SDRAM中读出的数据,由于直接读出的速度非常高,直接处理会对后端产生很大的压力。因此,需要进行缓存之后才送到后续处理。

  (4)输出时序生成模块

  这部分模块的主要功能是对SDRAM 进行操作,生成需要的时序信号以及生成驱动液晶屏的信号。

  2.2.2 SDRAM操作

  为了满足前后端数据流匹配,并实时发送,这里采用了SDRAM读写交替进行的读写方式。

  SDRAM 读到写时序图如图4所示。写入和读出操作的发起是由行激活命令开始的,命令为10011,发起的同时sdram_addr送入列地址,发起写入读出命令时送入行地址。写入命令与数据同步,读出命令在发出后潜伏期时间后送出数据到端口,sdram_data 为SDRAM 的输入输出数据端口。预冲方式采用了自动预冲,即在发起读写命令时将地址位A10置高就可以在读写操作后SDRAM内部自动进行预冲操作,不需要发出额外命令,自动预冲占用4个时钟周期。

  3 仿真分析以及测试结果

  读写操作交替进行仿真图如图5所示。图5中包含了两个写入操作,一个读取操作。



关键词: FPGA DVI 视频 均衡器 SDRAM

评论


相关推荐

技术专区

关闭