新闻中心

EEPW首页 > 消费电子 > 低功耗FPGA设计技术

低功耗FPGA设计技术

——
作者:时间:2007-01-30来源:收藏
一、前言
  
   随着系统功率预算的不断紧缩,迫切需要新型低功率元器件。对通信基础设施而言,电路板冷却、机箱体积小型化以及系统可靠性在系统设计中都起着重要的作用。对e-应用,电池寿命、热耗散和小体积尺寸是主要的设计难点。选用智能器件,辅以正确的设计技巧增加了符合功率预算的可能性。尽管可编程逻辑器件(PLD)有很好的性能,然而却以牺牲功耗为代价。Actel公司的抗熔断型提供且高性能应用的理想解决方案。本文涵盖Actel eX系列以及SX/SX-A系列器件,详细描述了器件的结构特点与设计技巧。
  
  二、抗熔断型的结构与特点
  
   Actel公司的抗熔断型是用先进的CMOS工艺制作的,内部采用专利的金属-金属抗熔断元件。抗熔断互连就象纯金属互连一样,而与用晶体管开关的SRAM互连截然不同。抗熔断结构消除了CRAM互连开关中图腾柱结构的功耗,并且缩小了器件的尺寸,使全部连线资源都位于硅片的顶部。这种结构可以更形象地用掩埋在金属层上的“模块海洋”来描述,极大地减少了芯片的尺寸以及开关的电阻与电容,从而降低了功耗(图1)。
  
   分段式连线资源
  
   该类器件采用分段式连线资源,其容量是连线的长度,宽度和负载的函数。分段式连线较全长式短,因而电容也较小。分段结构还允许切断未使用连线,进一步减小了电容。当信号需要传输较长距离时,可将多个线段连接在一起,这是通过连线开关完成的。由于这类开关是快速且的,因此不会增加功耗与延时。eX以及SX/SX-A结构采用称为Fastconnet与Directconnect两种创新的局部连线资源将逻辑块连接在一起。此外,器件还具有由不同段长度组成的其它连线资源,以备需要较长距离的连线信号连接使用。
  
   模式引脚
  
   eX器件提供一个专用的低功耗引脚,这是降低功耗的又一种手段。它能关闭所有的内部电荷泵,将静态电流降低至几乎为0。当然用户必须细心地处理某些边缘效应,这将在下文详细讨论。
  
   细晶粒结构
  
   粗晶粒PLD与FPGA逻辑的效率比Actel细晶粒逻辑块低,因而浪费了很多逻辑功能。Actel eX,SX/SX-A系列是在细晶粒4输入MUX基本结构上构建的,且备有多个控制输入。一个单元能实现多达5个输入的逻辑功能,使逻辑映射功能更有效。这种细晶粒结构与大量的且分段的连线资源相结合,有助于在不牺牲性能的前提下降低功耗。
  
   非易失性与通电时即时工作
  
   由于Actel FPGA采用抗熔断技术,本质上是非易失性的,在通电时能即时工作,器件在通电序列中无需进行重构,信息是永久性编程的,信息的存储与保持不消耗电流,从而减小静态电流,降低功耗。器件不必携带通电系统引导程序的PROM,因而是一种高性能的单片解决方案。
  
  三、降低功耗的设计技巧
  
   基于CMOS的设计主要消耗三类切率:内部的(短路)、漏电的(静态的)以及开关的(电容)。当门电路瞬变时,VDD与地之间短路连接消耗内部功率。漏电功耗是CMOS工艺普遍存在的寄生效应引起的。而开关功耗则是自负载电容,放电造成的。开关功耗与短路功耗合在一起称为动态功耗。下面介绍降低静态功耗和动态功耗的设计技巧。
  
   降低静态功耗
  
   虽然静态电流与动态电流相比可以忽略不计,然而对电池供电的手持设备就显得十分重要,在设备通电而不工作时更是如此。静态电流的因素众多,包括处于没有完全关断或接通的状态下的I/O以及内部晶体管的工作电流、内部连线的电阻、输入与三态电驱动器上的拉或下拉电阻。在易失性技术中,保持编程信息也需一定的静态功率。抗熔断是一种非易失性技术,因此信息存储不消耗静态电流。
  
   下面介绍几种降低静态功耗的设计方法:
  
  


关键词: FPGA 低功耗

评论


相关推荐

技术专区

关闭