新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > 基于ARM的电子系统设计

基于ARM的电子系统设计

作者:时间:2013-12-04来源:网络收藏

一、引言

作为SOC(SystemOnChip)的典型应用,和持电话、机顶盒、数码像机、GPS、个为数字助理以及因特网设备等产品的市场需求越来越大。目前,基于arm的处理器以其高速度、低功耗等诸多优异的性能而成为上述各类产品中选用较多的处理器。

二、arm内核

内核分为7、9、ARM10以及Strongarm等几类。其中每一类又根据其各自包含的功能模块而分成多种构成(见表1)

在arm内核中有四个功能模块可供生产厂商根据不同用户的不同要求来配置生产。这四个模块分别用T、D、M和I来表示。

T:表示Thumb,该内核可从16位指令集扩充到32位arm指令集。

D:表示Debug,该内核中放置了用于调试的结构,通常它为一个边界扫描链JTAG,可使CPU进入调试模式,从而可方便地进行断点设置、单步调试。

M:表示Multiplier,是8位乘法器。

I:表示EmbeddedICELogic,用于实现断点观测及变量观测的逻辑电路部分,其中的TAP控制器可接入到边界扫描链。

arm7

ARM7采用ARMV4T(Newman)结构,分为三级流水,空间统一的指令与数据Cache,平均功耗为0.6mW/MHz,时钟速度为66MHz,每条指令平均执行1.9个时钟周期。其中的ARM710,ARM720和ARM740为内带Cache的arm核。

arm9

ARM9采用ARMV4T(Harvard)结构,五级流水处理以及分离的Cache结构,平均功耗为0.7mW/MHz。时钟速度为120MHz-200MHz,每条指令平均执行1.5个时钟周期。与ARM7系列相似,其中的ARM920、ARM940和arm9E为含Cache的CPU核。性能为132MIPS(120MHz时钟,3.3V供)或220MIPS(200MHz时钟)。

arm10

ARM10采用ARMV5T结构,六级流水处理,指令与数据分离的Cache结构。平均功耗为1000mW,时钟速度为300MHz,每条指令平均执行1.2个周期,其中arm1020为带Cache的版本。

ARM10TDMI:与所有arm核在二进制级代码兼容,内带高速32X16MAC,预留DSP协处理器接口。其中的VFP10(矢量浮点单元)为七级流水结构。

ARM1020T:arm10TDMI+32KIDCaches+MMU结构,300MHz时钟,功耗为1W(2.0V供电)或00mW(1.5V供电)。指令Cache和数据Cache分别为32K,宽度为64bits。能够技术多种商用操作系统。适用于下一代高性能手持式因特网设备及数字式消费类应用。

Strongarm

StrongARM处理器采用armV4T的五级流水结构。目前有SA110、SA1100以及SA1110等三个版本(见表2)。

三、arm7系列及开发环境

1.软件

GreenHillsTools:GreenHills的ARM软件工具包能够支持ARM6、ARM7、ARM7M、ARM7TM、ARM7TDMI、ARM7500FE、ARM8、ARM9、ARM10以及Strongarm等系列处理器。它由编译器、交叉工具包、集成开发环境和调试接口等组成。

Compiler:高优化性能的C/C++编译器。

CrossToolChain:交叉。包括汇编器(Assembler)、连接器(Linker)、库函数以及目标代码格式转换器。

MULTI:集成开发环境。GreenHills的MULTI集成环境综合了软件开发和调试过程中要用到的各种工具,如源级调试器、工程管理器、版本控制器、文本编辑器、性能分析器、图形浏览器。运行出错检测器、arm指令集仿真器以及底层调试接口等。用户可方便地在MULTI环境中利用上述工具来开发应用程序。

c++相关文章:c++教程



上一页 1 2 下一页

推荐阅读

评论

技术专区