新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > 基于VerilogHDL的FIR数字滤波器设计与仿真

基于VerilogHDL的FIR数字滤波器设计与仿真

作者:时间:2014-01-04来源:网络收藏

基于MAC的8阶FIR数字滤波器结构

在该设计中有八个抽头,各抽头有18位输入和滤波器系数。由于一个DSP块可以支持4个18位输入的分支,所以设计需要2个DSP块。输入数据串行加载到DSP块中,DSP内部的移入/移出寄存器链用于产生延迟。滤波器系数从TriMatrix? 的ROM存储器中加载。



评论


相关推荐

技术专区

关闭