基于DSP与AD9852的任意信号发生器

1 ad9852和tms320lf2407a简介

ad9852是美国analog devices公司生产的新型直接数字频率合成器，具有频率转化速度快、频谱纯度高、工作温度范围宽、集成度高等特点。工作电压为3.3 v，片内有4～20倍可编程时钟乘法电路，系统最高时钟可达300 mhz,输出频率可达120 mhz，频率转化速度小于1μs。内部有12位d/a转化器、48位可编程频率寄存器和14位可编程相位寄存器，具有12位振幅调谐功能，能产生频率、相位、幅度可编程控制的高稳定模拟信号。

tms320lf2407a是ti公司推出的一款定点dsp控制器，他采用高性能静态cmos技术，使供电电压降为3.3 v，减小了控制器的功耗；指令最短为25 ns，具有较强的实时控制能力；片内有32 kb可加密的flash程序存储器、2.5 kb的ram，500 ns转换时间的a／d转换器，片上事件管理器提供了可以满足各种电机控制要求的pwm接口和i／o功能，此外片内还集成了spi，sci和can控制器。

2 tms320lf2407a与ad9852的硬件接口电路

在本系统中，tms320lf2407a的功能是计算所要产生信号的波形参数，并发送控制字到ad9852内部的控制寄存器，以实现可编程的任意信号发生。数据的传输有串行、并行2种方式，串行传输速率最大为10 mhz，并行传输速率最大为100 mhz。为了节约dsp资源，在满足系统要求的前提下，采取串口连接方式，利用tmslf2407a片内的串行外设接口（spi）控制ad9852。接口电路的原理框图如图1所示。

3 ad9852的串行通信工作过程

ad9852的串行接口与tms320lf2407a的spi接口兼容，通过5个端口即可实现串行数据的传输控制。prd/csb是复用信号，在串行工作状态下csb作为ad9852串行总线的片选信号，i/o reset是串口总线复位信号，sclk是串口时钟信号，系统采用的是2线串口通信模式，使用sdio端口进行双向输入输出操作，i/o ud是更新时钟信号。串行通信工作的时序如图2所示。

ad9852的串行通信周期分为2个阶段，sclk的前8个上升沿对应于指令周期，在指令周期中，用户向ad9852的串口控制器发送命令字来控制随后进行的串行数据传输。数据传输周期从sclk的第9个上升沿开始，输入数据在时钟上升沿写入，输出的数据则在时钟的下降沿读出。由串口传送的数据首先被写入i/o缓存寄存器中，当系统接收到有效的更新信号时，才将这些数据写入内部控制寄存器组，完成相应的功能。当完成了通信周期后，ad9852的串口控制器认为接下来的8个系统时钟的上升沿对应的是下一个通信周期的指令字。

当i/o seset引脚出现一个高电平输入时，将会立即终止当前的通信周期，当i/o reset引脚状态回到低电平时，ad9852串口控制器认为接下来的8个系统时钟的上升沿对应的是下一个通信周期的指令字，这一点对保持通信的同步十分有益。

4 2片ad9852同步工作

实现2片ad9852输出信号波形相位同步的关键是使他们工作在相同的系统时钟下，每个ad9852的系统时钟之间的相位误差最大不能超过1个周期。ad9852的系统时钟可由参考时钟直接提供，或将参考时钟通过内部的时钟倍频器放大而成。异步的更新时钟经过ad9852内部的边沿检测电路后与系统时钟同步，形成上升沿，触发内部控制寄存器更新内容。因此，要实现2片ad9852的同步，必须使其参考时钟与更新信号的上升沿同步。下面是确保2片ad9852同步工作需要注意的一些要点。

4.1 参考时钟信号

ad9852的参考时钟有差分输入和单端输入2种形式，由于差分时钟在脉冲边沿具有更短的上升和下降时间以及最小的抖动率，可以有效地降低2片ad9852参考时钟间的相位误差，因此本系统采用了参考信号差分输入的方式。对于差分输入方式，输入端信号可以是方波或正弦波，推荐使用maxim公司的max9371，他可以将普通时钟信号转化成系统所需的差分时钟信号。为了实现参考时钟同步，令2片ad9852合用一个晶振，晶振输出的信号先分别传给两个差分时钟生成器，经过转化后输入2片ad9852。为了使每片ad9852参考时钟信号在传输过程中的延迟时间一致，pcb布线时必须确保时钟信号走线距离相同。

4.2 更新时钟信号

在对ad9852进行编程时，串行输入的数据被缓存在内部的i/o缓冲寄存器中，不会影响到ad9852的工作状态；在更新时钟信号的上升沿到来后，触发i/o缓冲寄存器把数据传送给内部控制寄存器，这时才能完成相应功能，实现对输出信号的控制。更新时钟信号的产生有2种方式，一种是由ad9852芯片内部自动产生，用户可以对更新时钟的频率进行编程来产生固定周期的内部更新时钟；另一种是由用户提供外部更新时钟，此时ad9852i/oud引脚为输入引脚，由外部控制器提供信号。要实现2片ad9852同步，必须确保他们的更新时钟信号的上升沿同时来临，因此系统采取外部时钟更新的方式。使用dsp的一个i/o端口与ad9852的i/o ud相连接，可以通过软件的方式实现对更新时钟信号上升沿的精确控制。对外部更新时钟信号的布线要求同参考时钟一样。

4.3 参考时钟倍频器

ad9852的工作时钟高达300 mhz，为了降低时钟信号的干扰，系统应采用低频时钟信号源，然后通过ad9852片内的参考时钟倍频器，对外部参考时钟实现4~20倍频。参考时钟倍频器的锁相环电路有2个工作状态：锁定状态和获得锁定状态。在锁定状态，系统时钟信号和参考时钟信号可以保持同步。但当给ad9852发送控制指令时，在其参考时钟倍频器工作后的短暂时间内，锁相环不能立刻锁定，仍然工作在获得锁定状态。而此时传送到ad9852相位累加器的系统时钟周期的个数是不可控的，这可能导致2片ad9852的输出信号之间相位不同步，因此系统初始化以后，一定要先确保锁相环进入锁定状态，然后才能更新ad9852内部的各种控制字。ad9852片内锁相环锁定的典型时间约为400μｓ，建议至少留出1 ms时间使锁相环进入锁定状态。

5 ad9852的控制流程

(1)给系统上电，由dsp向ad9852发出复位信号，此信号需要至少保持10个参考时钟周期的高电平。

(2)将s/p select置0，选择串行数据输入方式。

(3)依次给每个ad9852发送控制字，使每个ad9852工作状态由缺省的内部更新时钟模式改变成外部时钟更新模式。

(4)将ad9852时钟倍频器工作的控制字依次写入每个ad9852的i/o缓冲寄存器中，然后由dsp发出外部更新时钟，更新每个ad9852内部控制寄存器。

(5) dsp发出外部更新信号，至少等待1.0 ms时间使ad9852内部锁相环锁定。然后由dsp发送有关信号波形参数给ad9852，对他们的内部控制寄存器内容进行同步更新，使2片ad9852输出同步的模拟信号。

6 结语

使用dsp控制ad9852产生的爆震信号和凸轮轴信号，在精确度和实时性两个方面都能够满足发动机电控单元硬件在环仿真系统的要求。在此系统的基础上，可以进一步扩展为多片dds同步使用，适用于更多硬件在环仿真系统。