常用EDA设计与仿真软件介绍
(1)VHDL语言 超高速集成电路硬件描述语言(VHSIC Hardware Deseription Languagt，简称VHDL)，是IEEE的一项标准设计语言。它源于美国国防部提出的超高速集成电路(Very High Speed Integrated Circuit，简称VHSIC)计划，是ASIC设计和PLD设计的一种主要输入工具。
(2)Veriolg HDL 是Verilog公司推出的硬件描述语言，在ASIC设计方面与VHDL语言平分秋色。
(3)其它EDA软件如专门用于微波电路设计和电力载波工具、PCB制作和工艺流程控制等领域的工具，在此就不作介绍了。
c++相关文章:c++教程
评论