新闻中心

EEPW首页 > 模拟技术 > 设计应用 > 高精度CMOS带隙基准源的设计

高精度CMOS带隙基准源的设计

作者:时间:2012-10-31来源:网络收藏
dows: 2; -webkit-text-size-adjust: auto; -webkit-text-stroke-width: 0px">  其中Mp1,Mp2,MN1,MN2均工作在饱和状态,Mp1,Mp2复制了Iout,从而确定了IREF。从本质上讲,IREF被“自举”到Iout。选择一定的MOS管尺寸,如果忽略衬底沟长长度调制效应,则有Iout=KIREF,因为每个二极管连接的器件都是由一个电流源驱动的,故IREF和Iout与VDD无关,左右两支路永远维持这两个电流值。双极晶体管Q1和Q2工作在不同的电流密度下,它们的基极与发射极间的电压差与绝对温度成正比。将与电源无关的偏置电路与双极晶体管结合,得到核心电路。

  假设Mp1,Mp2和MN1,MN2均为相同的对管,将PTAT电流Ip3加到基极-发射极电压上,因此输出电流为:

  

高精度CMOS带隙基准源的设计

  PTAT基准电流IMp3PTAT(与绝对温度成正比)通过R3产生输出基准电压。

  2.2 自偏置电路及反馈补偿电路

  为了提高电源电压抑制,该设计对核心电路和运放的电源电压进行了调节,由MOS管的电流电压特性可知,当VDS≥VG-VTH时器件工作在饱和区,有:

  

高精度CMOS带隙基准源的设计

  对其求导得:

  

高精度CMOS带隙基准源的设计

  式中:VGS为栅源电压;VTH为阈值电压。

  因为栅漏短接,故MN3,MN5一定处于饱和状态,它们均可作为一个阻值由过驱动电压控制的等效电阻,定义MN3和MN5的等效电阻分别为RN3和RN5,则可将MN3与R3视为并联电阻Rx,如果Vout增大,则RN3减小,并联电阻Rx减小,从而使PTAT基准电流通过MN3分流一部分;同样原理适用于MN5和MN6,达到抑制补偿输出电压,使输出电压稳定。其中Mp4和Mp5为MN3提供偏置电流,但使用这种“自偏置电路”会带来电路的启动问题。

  2.3 启动电路

  在电路中需要启动电路使得系统上电时电路能够进入正常的工作状态,而自偏置放大器电路往往也存在启动问题。当电路处于非工作状况时,放大器的输入端电压初始值为零,而输出电压由于寄生电容的存在可能位于一个比较高的电势,当电源接通后不但放大器的偏置电路为截止状态,而且的核心电路也无法正常启动。本文设计的启动电路则可以同时满足放大器和核心电路的启动要求,它由Mp6~Mp8,MN7,MN8,R4,R5构成。



关键词: 高精度 CMOS 带隙 基准源

评论


相关推荐

技术专区

关闭