PCI Express实验开发平台与IP

自从2004年PCI-E 1.0a规范之后，主板上就开始有了最新的串行高速PCI-E总线，相比原来的PCI V2.3，PCI-E总线有很大的优势,首先,PCI-E降低了芯片连接的管脚数量，简化了PCB板的设计和布局;其次，PCI-E是非共享的串行差分接口，不会出现多个设备共享带宽的情况，PCI-E x1的理论带宽为发送、接收各250M字节/秒，PCI-E x4的理论带宽为发送、接收各1G字节/秒，并且在PCI-E 2.0 协议中会使用5G BPS的更高速的物理层收发器，速度会翻倍。因此，PCI-E总线接口特别适合于超高速的数据传送，并且会在3年之内完成对PCI接口的替代。我公司根据这一情况，为满足市场需要，特推出S2300型PCI-E接口FPGA开发实验平台，满足用户对高速数据传送的需求。

　　该开发实验板采用 PCI -E x1 接口，为方便用户进行自主开发，提供了 80 个可用的 FPGA IO 输入输出，用户可以自行设计应用接插板，如外部 A/D 数据采集，图象数据处理等系统应用，而不需要对 PCI -E 接口有过多的了解。

　　PCI-E 接口芯片采用了 PLX 公司的 PLX8111BB66BC ，完全支持 PCI -E 1.0A 协议，外部接口最高支持 66M 的工作频率， 32 位总线的宽度，支持最大 266M 字节 / 秒的突发峰值传送速度。

　　核心FPGA芯片采用 ALTERA 公司的新型 CYCLONE FPGA 系列， EP1C12Q240C8, 容量分别为 12000 个逻辑宏单元，等效于标准 30 万逻辑门电路，速度为 -8 ，编译后系统速度可以达到 100MHz ，可以支持 ALTERA 公司的 SOPC 内核 NIOS2 系统的开发， NIOS2 开发环境编译后的可执行文件可以通过 PCI 接口下载到开发板上的 FLASH 中去。

　　PCI-E 开发板照片

性能参数：

　　FPGA 的外部总线接口支持 8 、 16 、 32 ， 64 位数据总线，可以直接和 CPU 、 SDRAM 、 FIFO 、

　　SRAM 、外部接口芯片等设备直接相连。

　　以下是 FPGA 开发板内部 IP 核接口 :

　　PCI 总线 2.3 标准， 32 位总线 , 完全 VHDL 源代码设计提供 ;

　　支持 PCI 66M 总线工作频率标准;

　　支持 PCI 总线配置读、配置写;

　　支持 PCI 总线 IO 读、 IO 写;

　　支持 PCI 总线 BUS MASTER 读、 BUS MASTER 写;