输作准备。地址高字节寄存器add_h数值56H通过spi_dout 传输给SPI Flash，当tx_bit_cnt计数到8时，状态机进入txadd_m状态，传输地址中间字节，同理，控制器在状态txadd_m和状态 txadd_l状态下完成传输地址中间字节34H和地址低字节12H.当24位地址传输完毕，状态机在等待后进入rxdata状态，接收从spi_din 输入的第一字节数据01H.当rx_bit_cnt计数到8时，控制器完成第1字节数据的接收，rx_data显示为01H，状态机状态转换为wait8 状态，等待用户设定{sel，addr，wr}以接收第2字节。当用户设定{sel，addr，wr}为10000b时，状态机再次进入rxdata状态，接收从spi_din输入的第2字节数据02H，同时rx_ready被拉低，rx_empty被拉高，rd_data被拉高，表示将要读出新输入的数据。当rx_bit_cnt计数到8时，第2字节数据接收完毕，rx_ready被拉高，rx_empty为低，rd_data显示新接收的字节数据 02H，状态机经等待后重新进入wait8状态，等待用户再次设定{sel，addr，wr}值，接收第3字节数据值，同理，可读出SPI Flash内部所有数据。 当状态机处于wait8状态而用户想退出读数据操作时，可向控制器输入NOP指令强制结束当前读数据操作。状态机在接收到NOP指令后将进入clr_cmd状态和idle空闲态，等待下一条指令的到来。当读数据操作还没结束时，busy将一直置高。
5.结语
目前SPI Flash控制器IP核已经在XUPV5-LX110T FPGA开发板上通过硬件测试，并且将作为功能模块应用于SOC芯片设计。实践证明，基于FPGA的SPI Flash控制器能够简化SPI Flash读写操作流程，从而提高SPI Flash的读写速度，而操作时不占用CPU资源的特点，将使SPIFlash的读写更有优势。
fpga相关文章:fpga是什么
评论