新闻中心

EEPW首页 > 模拟技术 > 设计应用 > 基于FPGA的FIR数字滤波器设计方案(一)

基于FPGA的FIR数字滤波器设计方案(一)

作者：时间：2013-11-04来源：网络收藏
NT: 0px; MARGIN: 0px 0px 20px; PADDING-LEFT: 0px; PADDING-RIGHT: 0px; FONT: 14px/25px 宋体, arial; WHITE-SPACE: normal; ORPHANS: 2; LETTER-SPACING: normal; COLOR: rgb(0,0,0); WORD-SPACING: 0px; PADDING-TOP: 0px; -webkit-text-size-adjust: auto; -webkit-text-stroke-width: 0px">　　3 FIR 数字滤波器的详细设计

　　3.1 FIR数字滤波器模块设计与系统级仿真

　　根据FIR数字滤波器的原理，在Simulink环境下搭建16阶的FIR数字滤波器结构，如图3所示。

　　在模型的搭建过程中，使用了两个8位的Shift Taps移位寄存器模块对输入信号进行分解，然后根据数字滤波器的原理进行算法计算。

　　基于FPGA的FIR数字滤波器设计方案(一)
上一页 1 2 下一页

关键词： FPGA FIR 数字滤波器

评论


相关推荐

技术专区

关闭