基于FPGA的通用位同步器设计方案(一)
从图4可以看到,该结构由1个移位器、5个触发器、 8个相加器、2个乘法器组成,比直接型FIR节省10个乘法器、4个相加器的资源。其中,除以2的运算采用数据移位实现,避免使用除法器。输入的8位数据 x,计算后得到10位的内插值y 输出。由于内部所有寄存器经计算后,均采用最小位数,有效地减少了Logic Elements资源的占用。
滤波器相关文章:滤波器原理
fpga相关文章:fpga是什么
滤波器相关文章:滤波器原理
电源滤波器相关文章:电源滤波器原理
数字滤波器相关文章:数字滤波器原理 锁相环相关文章:锁相环原理
评论