新闻中心

EEPW首页 > EDA/PCB > 业界动态 > 揭秘3nm/2nm工艺的新一代晶体管结构

揭秘3nm/2nm工艺的新一代晶体管结构

作者:包永刚时间:2021-05-26来源:雷锋网收藏

纳米片的制造

本文引用地址:http://www.eepw.com.cn/article/202105/425913.htm

未来,领先的IC供应商将迁移到诸如纳米片之类的GAA架构,这将面临诸多挑战。

“就像从平面到FinFET的过渡一样,从FinFET到GAA的过渡也将是艰难的。” Lam Research计算产品副总裁David Fried说。“转向FinFET时,最大的挑战是优化垂直侧壁上的器件,因此出现了许多表面处理和沉积挑战。现在,使用GAA必须在结构底层优化设备。表面处理和沉会变得更具挑战性。”

蚀刻,一种去除结构中材料的工艺,如今也更具有挑战性。Fried说:“使用平面结构时,通常很清楚何时需要各向同性(共形)的过程而不是各向异性(定向)的过程。使用FinFET时变得有些棘手。使用GAA时,这个问题变得非常棘手。一些过程在某些地方需要各向同性,例如在纳米线/片材下方进行蚀刻以及各向异性,这个过程极具挑战。”

1622014727743144.png

图2:堆叠纳米片FET的工艺流程。资料来源:Leti

在工艺流程中,纳米片FET开始于在基板上形成超晶格结构。外延工具在衬底上沉积交替的SiGe和硅层。至少堆叠三层SiGe和三层硅组成。

下一步是在超晶格结构中制造微小的垂直鳍片。每个纳米片彼此分开,并且在它们之间留有空间。在晶圆厂流程中,使用极紫外(EUV)光刻技术对鳍片进行构图,然后进行蚀刻工艺。

Onto Innovation战略产品营销高级总监Scott Hoover表示:“ GAA的性能仅好于其最弱的沟道,因此需要单独的纳米片尺寸控制度量。通过超晶格形成鳍需要对厚度,成分和硅片CD进行单独的层控制。”

然后是更困难的步骤之一——内部间隔物的形成。首先,使用横向蚀刻工艺使超晶格结构中的SiGe层的外部凹陷。这样会产生小空间,并充满电介质材料。

TEL的技术人员罗伯特·克拉克(Robert Clark)表示:“由于不能停止蚀刻,控制内部间隔物凹槽蚀刻的工艺变化非常困难。理想情况下,只想在金属的外延层穿过侧壁间隔物的地方凹进去,然后用电介质内部间隔层替换该外延层。这是非常关键的5nm凹陷蚀刻,因为这是非线性且无法停止,难度相当于无网走钢丝的过程。”

还有其他挑战。“内部间隔模块对于定义最终功能至关重要,对该模块的控制对于最大程度地减少晶体管可变性至关重要。内部隔离模块可控制有效栅极长度,并将栅极与源极/漏极epi隔离开。” KLA工艺控制解决方案总监Andrew Cross说道,“在该模块中,SiGe会凹进去,然后内部隔离层会沉积并凹陷。在内部隔离物形成的每个步骤中,精确控制凹口和最终隔离物凹槽的形状和CD对确保晶体管性能至关重要。而且,需要控制堆栈中每个单独的沟道。”

接下来,形成源极/漏极,然后是沟道。这需要使用蚀刻工艺去除超晶格结构中的SiGe层,剩下的是构成沟道的硅基层或片。

“此步骤是GAA结构彼此分离,这可能导致具有挑战性的缺陷,例如纳米片之间的残留物,纳米片的损坏或与纳米片本身相邻的源/漏极的选择性损坏。”Cross说。

挑战不止如此。Onto's Hoover说:“形成沟道需要对板高、拐角腐蚀和沟道弯曲进行单独控制。”

高k /金属栅材料沉积在结构中,最后形成铜互连,从而形成纳米片FET。“其他可能改变的模块是设备的底部隔离和用于容纳纳米片的功能性金属/层,但是这些模块主要依赖于行业中已知/开发的工艺。

当然,即便不是全新的模块,实现也变得越来越困难。

高迁移率器件

第一代纳米片FET将是基于硅的沟道。这些纳米片理论上优于FinFET,但并非总是如此。

“从FinFET到纳米片,我们已经观察到电子迁移率(对于nFET)有显著的提高。问题将是pFET空穴迁移率下降。这就是我们需要解决的问题,” IBM设备与单元流程研发经理Nicolas Loubet在演讲中说。

换句话说,芯片制造商需要提高纳米片中的pFET性能。因此,供应商正在开发有改进的pFET第二代纳米片FET。第二代纳米片材将继续提供基于硅的沟道用于nFET,因为它们能够提供足够的性能。

为了提高pFET,芯片制造商正在研究高迁移率沟道材料。更具优势的材料是SiGe,而III-V族材料,锗和其他材料也正在研发中。

英特尔设备工程师Ashish Agrawal在论文中说:“由于其优异的空穴迁移率,以及考虑到批量生产的成熟工艺,Strained SiGe最近成为有希望的pFET沟道来替代硅。”

为了加入这些材料,芯片制造商在晶圆厂中实施了所谓的应变工程工艺。应变是一种施加到硅上以改善电子迁移率的应力。

应变工程工艺并不新鲜,多年来,芯片制造商一直在沟道中使用SiGe合金应力以提高载流子迁移率。IBM高级研究员Shogo Mochizuki表示:“应变工程已成为CMOS技术的关键技术之一。从90nm节点开始,源极-漏极外延生长会在沟道中应变,有助于电子迁移。而且,在FinFET中仍然被使用。”

因此,芯片制造商自然会在下一代GAA晶体管中引入应变SiGe沟道材料,但有一些新的挑战。

“我们建议用沟道SiGe代替沟道硅,这可以帮助增加移动性。此外,这项创新技术还帮助超低阈值器件获得了卓越的可靠性,这是源漏外延基本应变技术无法提供的。” Mochizuki说。“使用新型沟道材料的纳米片所面临的最大挑战是确保材料的均匀性和结构完整性,以及确保新型沟道材料与工艺兼容。”

最重要的是,有几种方法可以开发SiGe pFET沟道,包括先形成沟道后形成沟道。

在IEDM上,英特尔发表了一篇关于在应变松弛缓冲器(SRB)上的SiGe纳米片pMOS器件的论文。纳米片沟道基于压缩应变的SiGe和Si0.4Ge0.6的混合物。pMOS器件由5nm的片厚和25nm长的栅极组成。

沟道形成发生在常规纳米片工艺的早期阶段。从许多方面来说,这是SiGe沟道优先处理。

英特尔的工艺始于300mm基板,在基板上生长基于SiGe的SRB层。然后,在SRB层上生长压缩Si0.4Ge0.6和拉伸硅的交替层。

这将创建一个超晶格结构,该结构构成pFET的SiGe沟道的基础。英特尔公司的Agrawal说:“在这项工作中,我们展示了一个埋入式Si0.7Ge0.3 SRB整体应力源,可在Si0.4Ge0.6 pFET纳米片中引起压缩应变,从而增强了空穴传输。”

SRB的另一个术语是虚拟衬底。传统上,硅衬底决定了沉积或生长在其顶部的所有外延层的晶格常数。

沟道和源极/漏极中应变的性质取决于该层相对于硅衬底之间的晶格常数的相对差异。Agrawal说,“对于SRB或虚拟衬底,我们通过在硅衬底顶部生长松弛的Si 0.7 Ge 0.3缓冲层来改变衬底本身的晶格常数。沉积在该缓冲层顶部的所有后续层将相对于Si 0.7 Ge 0.3应变。通过改变松弛Si 0.7形式的衬底晶格常数Ge 0.3缓冲液,我们可以实现应变纳米片CMOS。”

其他公司则采取不同的方法。例如,在IEDM上,IBM发表了一篇用后形成沟道工艺在带有应变SiGe沟道的纳米片pFET的论文。

使用这种方法,IBM的pFET纳米片峰值空穴迁移率提高了100%,相应的沟道电阻降低了40%,同时将次淋姐电压值斜率保持在70mV / dec以下。

1622014749623773.jpg

图3:沿栅极柱M1外延生长4 nm厚的Si 0.65 Ge 0.35的堆叠SiGe NSs沟道的截面STEM图像和EDX元素图。Wsheet = 40nm。资料来源:IBM

IBM在流程的后半部分而不是在一开始就形成SiGe沟道。“我们意识到,在此过程的早期就开始进行SiGe生长外延对应变是无效的。这也给制造过程带来了复杂性和成本。” IBM的Mochizuki说。“通过我们的新技术,SiGe层中的应变得以保留。发生这种情况的原因是此过程基于SiGe外延后向方案,对于提高性能至关重要。

更具体地说,IBM在沟道释放过程之后开发SiGe沟道。沟道释放后,水平和垂直修整硅纳米片。然后,在修整后的硅纳米片周围选择性包裹一个SiGe层,称为SiGe覆层。 Mochizuki说,“最终的结构是带有薄硅纳米片芯的SiGe覆层。通过将载流子限制在SiGe覆盖层内,可以在应变的SiGe沟道层中提高载流子迁移率。”

结论

面临几个制造挑战,而且成本非常高昂,以至于尚不清楚有多少芯片制造商能够负担得起。幸运的是,它不是唯一选择。先进的封装和新的架构肯定会在当前和未来的设备中发挥更大的作用。

没有一种技术可以满足所有需求。因此,至少就目前而言,这些都是选择。

雷锋网编译,原文链接:https://semiengineering.com/new-transistor-structures-at-3nm-2nm/

本文转自雷锋网,如需转载请至雷锋网官网申请授权。

原文章地址为揭秘3nm/2nm工艺的新一代晶体管结构


上一页 1 2 下一页

关键词: 3nm FinFET GAA FET 晶体管

评论


相关推荐

技术专区

关闭