新闻中心

EEPW首页 > 专题 > FPGA及IP在边缘智能中的机会

FPGA及IP在边缘智能中的机会

作者:Bob Siller时间:2020-03-30来源:电子产品世界收藏

  Bob Siller (Achronix公司 产品营销总监)

本文引用地址:http://www.eepw.com.cn/article/202003/411456.htm

  1 助力

  多种应用需要不断加速,包括:视频、图像和语音识别;数据压缩;加密与解密;自然语言处理;工业物联网;汽车驾驶员辅助系统;低延迟边缘推理;智能网卡和服务器加速。

微信截图_20200403140827.png

  在这些应用中,我们看到对性能的需求日益增长,从而产生了许多全新的、创新的系统架构。业界对硬件加速平台的需求不断增加,以释放CPU周期,从而提供更好的系统总体拥有成本。微软、谷歌、亚马逊、苹果和特斯拉等终端设备制造商已开始为其特定的应用工作负载开发自己的ASIC芯片,以推动不断增强的产品差异化和竞争优势。这促使半导体产品作为技术的关键驱动力而得到复兴,特别是对于Achronix而言,越来越多的客户正在寻找,以帮助尽快提供创新的AI功能。

  2 解决开发AI的挑战

  开发人员在开发AI方案时,面临2个关键挑战:

  ①硬件平台如何跟上全新的AI软件算法和不断变化的工作负载的创新速度?

  ②硬件制造商如何利用一个硬件平台来平衡计算、存储和I/O性能,以获得最大的使用性能?

  Achronix的Speedster7t 器件和SpeedcoreeFPGA IP解决方案可以通过多种方式帮助应对这些挑战。

  FPGA从本质上是可重编程的,但直到最近几年,它们才被主要用于网络加速和预处理任务。随着FPGA已经变得功能越来越强大,它们现在也作为CPU的协处理器和硬件加速器被用于核心应用功能中。

  FPGA协处理器支持系统架构师去将性能关键功能转移到专用硬件器件上。通过卸载这些功能,设计人员可以看到整体应用性能的显著提高。随之而来的其他好处是,当AI工作负载或算法最终发生改变时,设计人员只需在现场对FPGA进行重新编程,即可更新算法并提供更高的性能。相比传统的ASIC,可以缩短产品上市时间、延长产品生命周期,从而最大限度地利用硬件投资。eFPGA IP为那些努力设计出完美AI架构的ASIC设计人员提供了令人信服的优势。现实的情况是没有完美的架构,最佳的架构取决于所分配到的工作负载。

  eFPGA IP被嵌入在ASIC中,因而尽管ASIC架构是固定的,但是将关键算法卸载到器件的eFPGA部分,就可以在硬件平台的整个生命周期中进行持续的更新并提高性能。这可以延长生命周期,并为类似于使用独立FPGA的新功能提供更快的上市时间,而无需其他分立器件来支持。与连接到分立FPGA解决方案的ASIC相比,集成在同一个芯片上,使设计人员可以节省高达90%的成本,降低75%的功耗,并增加10倍的带宽。

  Achronix是唯一一家在批量应用中可同时提供经过验证的FPGA和eFPGA IP解决方案的公司。Speedster7tFPGA具有平衡的架构,结合了诸如112 Gbps SerDes、PCIe Gen5和400 Gbps以太网接口等非常高速的I/O接口。 

  在将数据传输到Speedster7t之后,一种特有的片上网络(NoC)架构支持这些数据以高达2 GHz的双向速度在FPGA逻辑阵列中进行传输。与传统的FPGA相比,NoC可以实现在FPGA架构中更快的数据传输速度,从而进一步减少路由拥塞并提高系统性能。新的机器学习处理器(MLP)单元模块也被添加到其中,也提高了在AI应用中被经常使用的数学乘法和累加函数的性能。Speedster7t FPGA器件中的MLP是可配置的,以支持诸如整数、浮点和块浮点等多种不同的数字格式,从而可以在较低的数据规模要求下实现更高的性能。

  最后,拥有足够的内存带宽是帮助AI应用实现高性能的另一个关键要素。Speedster7t FPGA配备8个GDDR6内存接口,总带宽可达4 Tbps。这有助于支持在人AI应用中存储系数和其他数据密集型操作及工作负载。

  把所有这些元素相结合,就为AI工作负载提供了令人信服的解决方案。Achronix提供了独特、灵活的FPGA或eFPGA架构,以及带宽优化的I/O、计算和存储性能,这是未来AI应用的理想选择。




评论


相关推荐

技术专区

关闭