新闻中心

EEPW首页 > 嵌入式系统 > 业界动态 > 台积电业绩再进补 赛灵思推16纳米制程全球容量最大FPGA

台积电业绩再进补 赛灵思推16纳米制程全球容量最大FPGA

作者:时间:2019-08-26来源:量子位收藏

本文经AI新媒体量子位(公众号 ID: QbitAI)授权转载,转载请联系出处。

本文引用地址:http://www.eepw.com.cn/article/201908/404078.htm

晶圆代工大厂业绩再进补,其重要客户之一的厂商(Xilinx)宣布,推出采用16纳米制程,全球容量最大的Virtex UltraScale+VU19P ,扩展旗下Virtex UltraScale+系列产品。

根据表示,VU19P内含350亿个电晶体,拥有有史以来单颗元件上最高的逻辑密度与I/O数,用以支援未来最先进的ASIC与SoC技术之模拟(emulation)与原型开发,亦能支援测试、量测、运算、网络以及航太与国防等相关应用。

进一步指出,VU19P拥有900万个系统逻辑单元,并且搭配高达每秒1.5 Terabit的DDR4存储器频宽、加上高达每秒4.5 Terabit的收发器频宽及超过2,000个使用者I/O,不但能促成现今最复杂SoC的原型开发与模拟,还能支援各种复杂的新兴演算法的开发,包括用在人工智能(AI)、机器学习(ML)、视讯处理及传感器融合等领域的演算法。

另外,VU19P的容量比前一代业界最大容量的“20纳米Virtex UltraScale 440 ”高出1.6倍。

赛灵思产品线行销与管理资深总监Sumit Shah表示,VU19P不仅能协助开发者加速硬件验证,还能助其在ASIC或SoC可用之前就率先进行软件整合。这是赛灵思刷新世界纪录的第3代FPGA,前两代分别为Virtex-7 2000T与Virtex UltraScale VU440,现在则推出Virtex UltraScale+VU19P。

此外,伴随此次新产品的推出,将不仅是精进的芯片技术,赛灵思还为之提供了稳定且经验证的工具与IP支援。

针对相关验证的工具与IP支援部分,赛灵思也指出,藉由一系列广泛的除错(debug)、可视性工具(visibility tools)与IP支援,VU19P为客户快速设计与验证新一代的应用与技术,并提供了一个全方位的开发平台。而且,在软硬件的协同验证让开发者能在取得实体元件前,就先着手软件与定制化功能的建置。

此外,透过运用赛灵思Vivado设计套件能协同最佳化设计流程,以降低成本与投片风险、改善效率并缩短上市时程。至于,VU19P的上市时间将会在2020年的秋季,开始对客户供货。 



关键词: 台积电 赛灵思 FPGA

评论


相关推荐

技术专区

关闭