板载电源设计的一些规范总结

　　由于在上管打开的阶段，输入电流的大小即可近似的看成输出电流的大小。所以只需要将输出电流的波形叠加在输入电容的波形上面，可以得到上图中的波形。

　　那么按照有效电流定义，我们可以通过对电流平方在时间上的计算

　　为了简便计算，我们将能量拆成纹波部分，和直流部分。

　　原先的直流部分，我们直接用乘法进行计算。

　　直流部分，我们按照近似计算的方法可以得到。

　　交流部分的功耗，我们按照公式计算可以得到：

　　所以总的电容上的有效电流为：

　　如果选用220uF的电容,每个能承受的有效电流为3.8A。。如果我们计算出来输入电容的有效电流值为7A，则需要选用220uF电容2个。高分子电解电容能够承受的有效电流值是有限的。在设计时需要充分考虑电容的承受能力。

　　升压电路

　　1、 升压电源(BOOST)使用必须增加一个保险管以防止负载短路时，电源直通而导致整个单板工作掉电。保险的大小由模块的最大输出电流或者负载最大电流而定

　　升压电源(Boost)的基本拓扑如下图所示：

　　当 Q1 导通时两端电阻很小， 电源电压加在 L两端，电能转化为磁场存储在 L 中，此时 D1 截止，避免 C0 上的电压向 Q1 流动。当 Q1 关断时，L 中的电流不能突变，电源和 L 一起通过 D1 向C0 充电并向负载供电，得到一个高于输入电压的输出电压。

　　由图中拓扑可以看出，我们不能通过控制 Q1 的通断来切断输入和输出之间的通路或者控制输出电流。当输出电源短路时，输入电源(一般是单板主电源)通过 L 和 D1 直接短路到地。导致的结果将是L 或者 D1 烧毁且失效模式为开路。在 L 或者 D1 烧毁之前，单板电源处于短路状态，如果 L 和 D1 电流降额较大，可能导致单板电源保护而不能上电。为了避免上述问题， 建议为升压电源添加一个保险管防止负载短路， 保险的大小依照模块的最大输出电流或者负载的最大电流而定。

　　防反接

　　1、电源要有防反接处理，输入电流超过 3A于 ，输入电源反接只允许损坏保险丝;低于或等于 3A,输入电源反接不允许损坏任何器件

　　电源要有防反接处理，输入电流超过 3A，输入电源反接只允许损坏保险丝;低于或等于 3A,输入电源反接不允许损坏任何器件。回路电流较大时，直流电源反接处理可以按照以下方法处理。原理图如下所示：

　　直流电源正常接入时， 光耦D1由于输入二极管反偏置， 所以输出C-E不能导通， 这时并联的NMOS管将由于 G-S 电压的稳压至 12V，使 D-S 导通。这样电源回路将能顺利形成。电容 C1 是起到缓启动作用的，这样可以起到防浪涌的目地。电阻 R6、二极管 VD3 构成电容 C1 的放电回路。当电源反接的时候，由于光耦输入二极管正偏置，输出 C-E 导通，使并联的 NMOS 管截止。这样回路就切断了，起到了防反接保护的作用。由于并联 NMOS 管的 R DS 比较小，损耗小，比较适合于低压大电流的场合。回路电流较小时，可以直接在输入回路中串联二极管。反接时，由于二极管的单向导电性，电源被阻断。

　　电感

　　1、禁用磁饱和电路;禁止选用采用磁饱和电路的电源模块

　　禁用磁饱和电路，因为：

　　1、磁饱和电路因为所用磁环的原因对温度比较敏感，易在高温工作时不稳定。

　　2、动态负载能力差，在磁饱和路负载最小时工作最恶劣，易形成输出不稳定。

　　上电时序

　　1. 对于多工作电源的器件，必须满足其电源上掉电顺序要求

　　对于有核电压、IO 电压等多种电源的器件，必须满足其上电和掉电顺序的要求。这些条件不满足，很有可能导致器件不能够正常工作，甚至触发闩锁导致器件烧毁。例如 TMS320C6414T 型 DSP，2005年 5 月之后的 Errata 中说明，当 DVDD 较 CVDD 早上电时，可能出现 PCI/HPI 数据错的问题。对于QDR、DDR 内存，其上电顺序也有要求，否则可能导致闩锁，造成器件烧毁的后果。当有多个电源时， 如必要可采用专用的上电顺序控制器件确保上电顺序。 设计中应保证在器件未加载烧结文件时，电源处于关断状态设计中应保证在器件未加载烧结文件时，电源处于关断状态。也可以通过在不同的电源之间连接肖特基二极管确保上电掉电过程中不会违反上掉电顺序要求。

　　因为电源模块、 电源上的电容都会对电源上电顺序产生影响， 可能出现上电过程中违反电压要求的情况，如上右图所示，所以必须进行测试验证。

　　2、 多个芯片配合工作，必须在最慢上电器件初始化完成后开始操作

　　当多个芯片配合工作时， 必须在最慢的期间完成初始化后才能开始操作， 否则可能造成不可预料的结果。

　　例如 LVT16244 驱动器具有上电 3 态功能，即使 OE 端被下拉到地，也需要等到电源电压上升到一定阈值才会脱离高阻态， 而此前 EPLD 等器件可能已经开始工作， 这样就可能导致 EPLD 读到错误的状态。参见前面的说明。对于某些 ROM 等器件，在上电后一段时间才能开始工作，如果在此之前就开始读取，也可能导致数据错误。

　　PCB设计

　　1、 电源模快/ 芯片感应端在布局时应采用开尔文方式

　　很多电源模块和电源芯片在设计时，采用了独立的 Sense 管脚，作为对输出电压的反馈输入。这个Sense 信号应该从取用电源的位置引给电源模块，而不应该在电源模块输出端直接引给电源模块，这样可以通过电源模块内部的反馈补偿掉从电源模块输出传输到实际使用电源处路径带来的衰减。 如下图中

　　白色走线所示。

　　对于电源监控电路等，也应该遵守相同的原理，即从实际需要监控点将电源引给监控电路，而不是从监控电路最近处引给监控电路，以确保精确性。

　　2、Buck电源PCB设计要点

　　1、输入电容，输出电容尽量共地;

　　2、输出电流过孔数量保证通流能力足够，电流为设定的过流值;

　　3、如果输出电流大于20A，最好区分控制电路AGND和功率地GND，两者单点接地,如果不做区分，保证AGND接地良好;

　　4、输入电容靠近上管的D极放置;

　　5、Phase管脚因为其强电流，高电压的特性，辐射大，需做以下处理

　　a：Phase相连接的上管的S极，下管的D极和电感一端打平面处理，且不打过孔，即尽量保证3者和电源芯片在同一个平面上，且最好放置在top面;

　　b：Phase平面保证足够的通流能力的前提下，尽量减小面积;

　　c：关键信号远离该Phase平面;

　　d：小电流的Phase网络直接拉线处理，禁止拉平面;

　　6、输入电容的GND，电源输入因为噪声大，敏感信号需远离该平面，遵循3W原则，禁止高速信号在上述地平面打的过孔中间走线，尤其关注背板的高速信号;

　　7、GATE,BOOT电容走线尽量粗，一般为15mil~40mil;

　　8、电压采样因为电流小，容易受干扰，如果为近端反馈尽量靠近电源芯片，如果为远端反馈，需走差分线，且远离干扰源;

　　9、DCR电流采样网络，需要差分走线，整个采样网络尽量紧凑，且需靠近电源芯片放置，温度补偿电阻靠近电感放置;

　　10、环路补偿电路尽量面积小，减小环路，靠近电源芯片放置;

　　11、电感下禁止打孔，一方面防止有些电感为金属表层，出现短路;一方面因为电感的辐射大，如果下面打孔，噪声会耦合;

　　12、MOS管下需打过孔进行散热，过孔数量按照输出最大电流计算，非过流值;

　　13、电源芯片底部打过孔到背面进行散热处理，覆铜越大散热越好，最好部分亮铜处理;

　　部分内容，引用《中兴电路设计规范》From百度文库