新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > FPGA/EPLD的自上而下设计方法

FPGA/EPLD的自上而下设计方法

作者:时间:2018-09-11来源:网络收藏

本文引用地址:http://www.eepw.com.cn/article/201809/388831.htm

  支持广泛的厂商及其最新芯片型号,包括采用深亚微米技术的器件。厂商包括:Actel、Altera、Atmel、Cypress、Lattice、Lucent、Motorola、Quicklogic、Xilinx等;

  /设计到ASIC设计可实现无缝升级,保证设计数据的兼容性及可再利用性;

  即插即用,可与各种前端/后端工具结合使用,设计数据无虚人为干预/修改;

  持UNIX平台和Win95/NT平台,不同平台工具具有相同的用户界面、功能、并完全保证设计数据的兼容性。

  3. 功能仿真与时序验证-ModelSim

  ---- 在/ Top-Down设计流程中,设计仿真包含在设计过程的每一环节中,以保证设计的正确性。 ModelSim不仅可以完成设计的功能验证(RTL级),也可实现逻辑综合后的门级仿真以及布局布线后的功能和时序验证。

  ---- ModelSim的主要特点:

  完全支持VHDL和Verilog标准;

  采用直接编辑技术(Direct-Compiled),大大提高HDL编译和仿真速度;

  唯一支持VHDL和Verilog混合描述的仿真工具;

  支持RTL级和门级验证,支持VITAL,SDF等;

  具有友好的用户界面,仿真器包括主控窗口、源码窗口、仿真波形窗口、列表窗口、数据流窗口、设计结构/层次窗口、过程管理窗口等;

  支持单步调试,断点设置,批命令处理方式,帮助设计师快速完成设计调试和验证;

  可与Renoir协同工作,完成状态图和流程图的动画调试;

  即插即用,可与其它工具结合,完成各种流程;

  支持UNIX和Window 95/NT平台,不同平台间具有相同的用户界面和数据库。


上一页 1 2 3 下一页

评论


相关推荐

技术专区

关闭