新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > 正交相干检波方法及FPGA的实现

正交相干检波方法及FPGA的实现

作者:时间:2018-09-10来源:网络收藏

本文引用地址:http://www.eepw.com.cn/article/201809/388820.htm



2 基于的实现方案
首先将输入的一路12位数字信号中的每一位都与时钟信号进行异或运算,以使I’(n)=x(2n)(-1)n和Q’(n)=x(2n+1)(-1)n+1,从而达到符号修正的目的。经过修正,输出的数字信号序列是一个由I的偶数项和Q的奇数项交替出现所组成的序列,即:I0,Q1,I2,Q3,I4,Q5,…,I2n,Q2n+1…。为实现Bessel插值,还需要得到某时刻Q2n+1值所对应的I的偶数项(I2n-2,I2n,I2n+2和I2n+4)。鉴于移位寄存器有延时功能,可使用12片移位寄存器74164取出I的偶数项序列,同时分离的还有相应的Q2n+1一路信号。接着,I的偶数项序列经过加法器电路进行有符号加、减法运算。由于Bessel插值中的分母均为2的整数幂,因而用右移来实现2的整数幂除法非常方便。其实现框图如图2所示。


实现,由于只涉及移位、简单门和加减法运算,因此,用FPGA实现起来很方便,也可以获得较高的运算速率。

3 基于FPGA的硬件仿真结果
为便于观察,仿真时可设定输入信号A (t)为常数,A/D的采样率fs为8 MHz来对信号进行中频采样并插值,以得到二路正交信号。运用QuartusⅡ的仿真结果如图3所示。


图3中,data为A/D采样后的输入信号,xor为符号修正后的信号,i_out,q_out为输出信号。
之后,将仿真程序下载到电路板中的FPGA(使用的是ALTERA公司的EPlC3T144C7芯片)中,便可用示波器观察到如图4所示的仿真结果。


从图4可以看出,I,Q两路输出为相似的波形,符合前面的设定A(t)为常数;其中图4(a)为图4(b)的展开图,由图4可以看出,I,Q两路
信号存在相位上的差异。

4 结束语
本文详细介绍了中频直接正交采样及Bessel插值理论,并基于这一理论,用FPGA将一路中频信号分解成了两路正交数字信号,本文同时重点给出了用FPGA实现这一过程的详细方案。


上一页 1 2 下一页

关键词: FPGA 相干检波 方法

评论


相关推荐

技术专区

关闭