新闻中心

EEPW首页 > EDA/PCB > 设计应用 > Altium Designer学习―如何进行SI仿真

Altium Designer学习―如何进行SI仿真

作者:时间:2018-08-06来源:网络收藏

Altium designer 如何进行SI仿真。

本文引用地址:http://www.eepw.com.cn/article/201808/385381.htm

1、仿真电路中需要至少一块集成电路;

2、器件的IBIS模型;

3、在规则中必须设定电源网络和地网络;

4、建立SI规则约束;

5、层堆栈必须设置正确,电源平面必须连续;

建立的文件必须是一个工程,并把相应的文件放在工程目录下,建立原理图设计,建立PCB设计。搭建相应的IBIS模型,设定电源和地的规则,建立SI规则约束,并将层堆栈设置正确,电源平面连续。

对于SI仿真,可以是原理图仿真,可以是PCB仿真,

下面就实际操作一下如何利用Altium来实现对集成电路的SI仿真工作。首先要打开一块单板,单板可以是系统自带的,也可以是自行设计的。笔者打开一个自行设计的单板如下所示:

(1)首先设置好层叠设置,选择Impedance Calculation…,配置板材的相应参数,这里选择默认值,如下所示:


当遇到个别原理图元器件符号并未放置在PCB版图设计,用户可以利用Altium Designer提供的器件关联功能,即菜单Project -> Component Links命令;在PCB版图设计SI分析中,未布线的网络将采用曼哈顿(Manhattan)长度算法计算引脚间的传输线长度。

(2)设置信号的激励,如下图所示:


(3)设置电源和地网络

(4)进入到仿真界面,tools —-signal integrity,如下图所示:


打开模型信号完整性配置界面后,有几种状态需要了解,如上图所示。

点击Analyze Design…,弹出下图


点击Analyze Design…,出现如下图所示:


可以选择一个网络,点击右键—detail查看详细的信息。


下图对一个信号进行反射和串扰分析

反射分析

比如选择SD_CLK,点击>按钮,然后点击右下方的reflection按钮,进行反射分析,右侧方框内部可以对发生反射的信号进行阻抗匹配,包括串行,上拉电阻,下拉电阻,戴维南以及阻容和二极管匹配等,如下所示:



对于信号若是会发生反射,可以选择串接电阻,在扫描步数可以设置,这里保持默认,如下图所示:


再次进行反射计算,如下图所示,会列出以步数为10的所有情况,选择合适的阻值,串接在PCB板上即可。


串扰分析:

在SD_CLK信号上右键选择Set Aggressor设置干扰源,如下图所示,然后点击crosstalk得到下图的串扰分析



根据上述的结果可以对可能会产生串扰的情况进行重新布局改进。理想的布局结构如下图所示:


高速信号的布线规则:

3w原则

这里3W是线与线之间的距离保持3倍线宽。是为了减少线间串扰,应保证线间距足够大,如果线中心距不少于3倍线宽时,则可保持70%的线间电场不互相干扰,称为3W规则。如要达到98%的电场不互相干扰,可使用10W规则。

20H原则

这里的H指的介质厚度,H即电源和地之间的介质厚度。是指电源层相对地层内缩20H的距离,是为抑制边缘辐射效应。在板的边缘会向外辐射电磁干扰。将电源层内缩,使得电场只在接地层的范围内传导。有效的提高了EMC。若内缩20H则可以将70%的电场限制在接地边沿内;内缩100H则可以将98%的电场限制在内。

对高频信号回流的理解不能有一个思维定势,认为回流必须完全存在于信号走线正下方的参考平面上。事实上,信号回流的途径是多方面的:参考平面,相邻的走线,介质,甚至空气都可能成为它选择的通道,究竟哪个占主要地位归根结底看它们和信号走线的耦合程度,耦合最强的将为信号提供最主要的回流途径。比如在多层PCB设计中,参考平面离信号层很近,耦合了绝大部分的电磁场,99%以上的信号能量将集中在最近的参考平面回流,由于信号和地回流之间的环路面积很小,所以产生的EMI也很低。

避免信号线跨越地平面分割壕沟和接插件。板子的空余地方,尽可能大面积敷铜。而且要保持与地平面低阻抗良好连接。



关键词: altiumdesigner EDA

推荐阅读

评论

技术专区

关闭