如何设计基于Avalon总线的可配置LCD控制器IP核？

2.4 LCD 时序产生模块

通过读取配置寄存器获得像素时钟，行周期，帧周期，同步头宽度以及时钟分频系数等信息后，LCD 时序产生模块产生LCD 显示需要的行同步信号、帧同步信号以及复合消隐信号。图7 描述了LCD 接口时序发生模块的接口信号

3. LCD 控制器IP 核的仿真调试与安装

3.1 LCD 控制器IP 核的仿真调试

本IP 核使用Verilog HDL 来编写，首先在Modelsim6.1 下先进行RTL 级的功能仿真，当所有功能都满足要求时，就可以使用综合工具综合后加入延时信息进行进行时序仿真。如果时序仿真也满足电路的设计要求，就可以当做一个NiosII 系统自定义的组件加到Nios II 系统中去。

3.2 LCD 控制器IP 核的安装

Avalon 流模式的 LCD 控制器需要安装到 SOPC Builder 中，以便将其加入到NiosII 系统中。

这里的LCD 控制器是一个典型的流模式自定义外设。启动DMA 传输后，DMA 控制器将批量数据送往LCD 控制器，因此也可将LCD 控制器看成 FIFO 类型的存储器外设。选择Avalon Components->Legacy Components->Interface to User Logic，加入LCD 控制器的IP 核。

3.3 实际测试效果图

实际测试是在Altera的DE2开发板上进行的。使用的LCD屏是夏普公司的800*600型号为LQ080V3DG01的TFT LCD屏，实际的显示效果图如图9所示

4. 总结

本文讨论了基于Avalon 总线流传输的配置LCD 显示控制器IP 核的设计，根据自顶向下的设计思想，将IP 核进行层次功能划分设计，并对IP 核的仿真验证，最后加入到Nios II系统中。该IP 核经测试效果良好。由于本IP 核是可配置的，具有很好的移植性，可以方便的应用以Nios II 为核心的各种需要图形显示的嵌入式系统中。