新闻中心

EEPW首页 > 网络与存储 > 业界动态 > 14张图看懂半导体工艺演进对DRAM、逻辑器件、NAND的影响

14张图看懂半导体工艺演进对DRAM、逻辑器件、NAND的影响

作者:时间:2018-04-16来源:与非网收藏
编者按:DRAM工艺尺寸的缩减正在面临基本的物理限制,目前还有没有明确的解决方案,由于印刷需求的推动,DRAM的清洗复杂度也在增加。

  逻辑器件

本文引用地址:http://www.eepw.com.cn/article/201804/378381.htm

  在第八张幻灯片中,我介绍了格罗方德、英特尔、三星和台积电的逻辑器件工艺节点。这四家厂商是逻辑器件工艺领域的领导厂商。应当特别指出的是,英特尔的节点通常等同于其他厂商下一代较小的工艺节点,比如英特尔的10nm和代工厂的7nm差不多。

  幻灯片表格下方,左侧显示的是FinFET的横截面,这是当前先进逻辑器件首选的工艺,右侧显示了纳米线和纳米片,预计将在4nm左右时替代FinFET。


14张图看懂半导体工艺演进对DRAM、逻辑器件、NAND的影响


  在幻灯片9中,我介绍了一些主要的逻辑器件工艺的演变。在这张幻灯片中,我以英特尔/代工厂的两个数字展示工艺节点,如上所述,英特尔的工艺节点和代工厂较小尺寸的工艺节点类似。


14张图看懂半导体工艺演进对DRAM、逻辑器件、NAND的影响


  在第10张和第11张幻灯片中,我介绍了一些主要的逻辑工艺模块,并讨论了这些模块对清洗和湿条带的需求。


14张图看懂半导体工艺演进对DRAM、逻辑器件、NAND的影响



14张图看懂半导体工艺演进对DRAM、逻辑器件、NAND的影响


  12号幻灯片是逻辑器件章节最后一张幻灯片,介绍了基于台积电工艺节点的清洗步骤数量。当工艺尺寸下降到第一代7nm工艺时,由于增加了掩膜层,再加上多重图案化的复杂性,清洗次数一直在增加,在随后的7nm+和5nm节点上,由于EUV将显著降低光刻的复杂度,因此消除了许多清洗步骤。


14张图看懂半导体工艺演进对DRAM、逻辑器件、NAND的影响


关键词: DRAM NAND

评论


相关推荐

技术专区

关闭