新闻中心

EEPW首页 > 模拟技术 > 设计应用 > 一种具有后台校正功能的电流舵DAC

一种具有后台校正功能的电流舵DAC

作者:时间:2018-02-05来源:电子产品世界收藏

作者 / 何广 电子科技大学微电子与固体电子学院(四川 成都 610054)

本文引用地址:http://www.eepw.com.cn/article/201802/375372.htm

  随着工艺水平的提高,(Metal-Oxide-Semiconductor Field-Effect Transistor,即金属-氧化物半导体场效应晶体管)阈值电压的失配常数Avt越来越小,电流源之间的匹配程度越来越高,然而随着(Digital to Analog Converter,即数模转换器)分辨率的提高, 对电流源误差的要求越来越高[1]。其中阈值电压失配不仅与Avt有关,由于阈值电压的温度系数存在,工作时片上不同位置的温度变化会导致阈值电压和迁移率随着温度发生改变,因而引入新的阈值电压失配,进而导致了新的电流源失配问题。

  现有的文献[2]提出了基于幅值误差和动态误差的前台校正算法,解决了由于工艺失配引起的误差,但是并没有解决DAC工作过程中引入的新的电流源失配误差。针对上述存在的问题,为解决DAC工作时候引入的新的电流源失配误差问题,本文提供了一种具有校正功能的分段式电流舵型DAC及其后台校正方法。

  1 校正原理

  与传统校正算法在DAC工作前对每一个MSB电流源校正不同,后台校正算法在DAC工作时将持续对MSB电流源校正。

  如图1所示为本文提出的算法结构示意图,其中包括开关选择器电路,译码器电路。延时单元电路,比较器电路,锁存器电路,移位寄存器电路。传统12位电流舵DAC的高位电流源阵列包括63个MSB电流源,后台校正则共有64个MSB电流源,多余的一个电流源是为了在不影响DAC正常工作的前提下用于校正。校正核心电路为104开关选择电路以及107开关选择地电路,选择电路每隔一个周期选择一个空闲的电流源校正,校正为自校正[3],即每个电流源均配置一个校正阵列,用逐次逼近的方法将每个电流源的电流大小校正到1/8LSB之内。

  图1 DAC电路结构图

  本文提供的校正算法为后台实时校正,其校正原理为:利用第一开关选择电路104控制高位电流源阵列中的高位数据开关阵列,利用第二开关选择电路107控制高位电流源阵列中的选择开关阵列,选择出一个电流源单元进行校正,其余电流源单元继续工作;一个校正周期后选择另一个电流源校正,原被校正电流源切换到工作状态,每次校正过程校正一个电流源,在所有电流源校正一次后,从第一个电流源开始进行第二次校正。第一开关选择电路104和第二开关选择电路107的选择输入端输入的选择信号SEL是由移位寄存器106产生,移位寄存器106每移位一次便依次选择出一个不同的电流源单元进行校正,选择出来的电流源单元通过校正端接到电流比较器112的第一输入端和电流比较器112第二输入端连接的参考电流源比较后通过逐次逼近的方法[4]校正。

  图2 开关选择电路结构图

  开关选择器电路图如图2,其电路结构由二选一电路,反相器,或非门组成。开关选择器电路107的IN<62:0>接高电平,在校正开始之前第二开关选择电路107的选择输入端输入的信号SEL<62:0>全部置为高电平,此时二选一电路单元的OUTB=IN,OUTA=0;此时OUT<0>=0,OUT<1>=IN<0>,OUT<2>=IN<1>,……,OUT<63>=IN<62>,下一个校正时钟沿到来时SEL<0>置低电平,此时OUT<0>=IN<0>,OUT<1>=0,其余输出不变,又在下一个时钟沿到来时SEL<1>置低电平,SEL<0>保持低电平不变,此时,OUT<1>=IN<1>,OUT<2>=0,依次类推在经过63次切换后SEL<0:62>都为低电平,此时OUT<0>=IN<0>,OUT<1>=IN<1>,……,OUT<62>=IN<62>,OUT<63>=0。

  第一开关选择电路104的数据输入端的信号IN<62:0>为译码器103的输出,其选择输.入端的信号SEL<0:62>的切换过程跟第二开关选择电路107相同。

  第二开关选择电路107和第一开关选择电路104的输出同步,第二开关选择电路107的输出用于赋予高位电流源阵列110的SEL_OUT<63:0>信号值,当SEL_OUT的值为低电平时第N个电流源切换到校正状态,其余正常工作。在一次完整的校正过程中,从第一个到最后一个依次校正,当SEL<62:0>全部切换到低电平时所有电流源完成一次校正,SEL<62:0>置为高电平,在下一个校正时钟沿到来时进行第二次校正。在工作过程中进行校正可以校正工作环境改变引入的失配误差[5]。

  具体校正步骤:

  步骤201:译码器103对DAC高位输入码进行温度计译码并输入到第一开关选择电路104的数据输入端;第二开关选择电路107的数据输入端置高电平。

  步骤202:移位寄存器106的输出控制第一开关选择电路104和第二开关选择电路107的选择输入端,两个开关选择电路分别通过两个锁存器控制高位电流源阵列的高位数据开关阵列和选择开关阵列,选择一个电流源单元进行校正,其余电流源单元继续工作,其中被校正电流源单元接到校正端连接电流比较器的第一输入端,其余电流源单元接到输出端。

  步骤203:将被校正电流源单元中的高位电流源与参考电流源比较,其中参考电流源大小为低位电流源电流值大小的256倍。

  步骤204:判断被校正电流源单元的高位电流源与参考电流源的电流之差是否在预定精度内,如果在预定精度内则在下一个校正周期返回步骤202选择下一个被校正电流源单元;如果没有则继续步骤205。

  步骤205 当被校正电流源单元中的高位电流源电流大于参考电流源电流时,通过被校正电流源单元中的校正电流源抽取被校正电流源单元中高位电流源的一部分电流,当被校正电流源单元中高位电流源的电流小于参考电流源时,通过被校正电流源单元中校正电流源给被校正电流源单元中的高位电流源补电流。

  步骤206:将经过步骤205增减电流的被校正电流源单元中的高位电流源与参考电流源比较,判断其电流之差是否在预定精度内,如果在预定精度内则在下一个校正周期返回步骤202选择下一个被校正电流源单元;如果没有则返回步骤205对被校正电流源单元中的高位电流源再进行加减电流操作。

  校正过程与传统的前台校正不同的是,校正是在DAC工作过程中持续的,这样可以把DAC工作中产生的误差校正回来。因此,在这种校正算法下,电流舵DAC的性能可以得到显著提高。

  2 建模结果验证

  在matlab中将所有开关的动作逐一分解,将每个电流源的工作模式一一画出,最后将所有的结果相加。其中当译码的结果从0变成1时,该电流源开始建立,从1变成0则立刻关断降为0,码值不变时输出保持不变。电流源建立过程的电流值如下列公式给出[6]:

  (3.1)

  每一个电流源的电流大小与时间的关系如上,其中加入的非理想因素包括:与时间相关的幅度误差;时序误差;以及时间常数。最后得到的DAC输出为所有LSB电流以及MSB电流之和。将DAC输出结果做FFT分析得到DAC的动态性能。

  通过matlab验证得到校正前和校正后12位DAC动态性能分别为图3和图4。

  图3 校正前SFDR 图4 校正后SFDR

  从结果可以看出12位200MHz电流舵DAC在输入信号频率为20.3125MHz的条件下,校正后的SFDR比校正前提高了12dB。

  3 结论

  利用现有的DAC模型,并加入一个与时间相关的幅度误差变量,通过matlab建模验证,本文提出的校正算法可以有效的提高12位电流舵DAC的SFDR。

  参 考 文 献

  [1] 薛晓博,何乐年,高速高精度电流舵数模转换器关键设计技术的研究与实现 2014 34-40

  [2] 韩军明 带数字校正的12bit 200MHz DAC研究与设计 2015 57-65

  [3] Yonghua Cong Randall L. Geiger .A 1.5-V 14-Bit 100-MS/s Self-Calibrated DAC [J]. IEEE Journal of Solid-State Circuits, 2013:1-10

  [4] 杨海峰,程龙,一种用于高速高精度DAC的数字校准方法[J].复旦学报(自然科学版),51(1),2012

  [5] C.B. Maruthi, Dr. S. Dasgupta. A 1.2 Volt, 90nm, 16-Bit Three Way Segmented Digital to Analog Converter (DAC) for Low Power Applications [C]. ISQED, San Jose, 2009: 447-450

  [6] Tao Chen, Student Member, IEEE, and Georges Gielen, Fellow, IEEE. The Analysis and Improvement of a Current-Steering DAC’s Dynamic SFDR—II: The Output-Dependent Delay Differences



关键词: DAC MOSFET

推荐阅读

评论

技术专区

关闭