新闻中心

EEPW首页 > EDA/PCB > 业界动态 > Arteris IP和Synopsys促进神经网络和异构多核系统级芯片的优化

Arteris IP和Synopsys促进神经网络和异构多核系统级芯片的优化

作者:时间:2018-01-23来源:电子产品世界

  经过硅验证的商用系统级芯片(SoC)互连IP的创新供应商IP今天宣布,将Ncore Cache Coherent IP与的Platform Architect MCO仿真和分析环境整合到一起,提高了神经网络和自动驾驶系统级芯片(SoC)设计人员在配置、仿真和分析下一代多核架构的系统级性能及功耗方面的能力。

本文引用地址:http://www.eepw.com.cn/article/201801/374808.htm

  对于具有人工智能(AI)和自动驾驶系统功能的芯片,这一整合尤为重要,因为这些芯片通常需要使用复杂的缓存、互连和存储器架构把多个异构处理组件连接起来, 没有快速精确和内部可视性的仿真,所有这些组件都难以分析、优化和调整。由于Ncore IP已经迅速地被包括恩智浦、东芝和其他在汽车电子和人工智能方面领先的企业所采用,把这些企业的产品和设计流程紧密地结合起来,将使得整个人工智能和神经网络系统级芯片市场受益。

  Arteris公司工程副总裁Joe Butler说:“我们与 Platform Architect的整合为Ncore用户提供了对Ncore互连IP及其可配置缓存的内部无以伦比的可视性,为架构设计人员和设计团队提供了关于其系统的详细知识,从而可以用于进一步的优化和性能验证。”他指出,“我们与公司联合开展的工程已经产生了一个综合解决方案,这是设计和配置复杂异构多核系统级芯片的最简单方法。”

  Ncore IP和Synopsys Platform Architect的整合,为神经网络和自动驾驶系统设计团队带来以下益处:

  · 针对性能和功耗进行更早期的架构探索。由于硬件形式的加速器和客户自定义的系统缓存体系结构在系统级芯片中应用激增,使用spreadsheets电子表格进行这种类型的分析已经变得不可行。这一整合可以提供更淮确的结果,而且更快。

  · 对Ncore互连内部状态的无与伦比的可视性,从而可以在整个系统范围内对高速缓存的统计数据(例如,利用率、命中/未命中等)和互连的度量(例如带宽、延迟等)进行详细的分析。

  · 更容易地组装性能模型,以便在系统级芯片范围进行分析;有最大的数据库提供来自众多供应商的IP体系结构模型,並有广泛的工作负载可供选择,为仿真提供数据流和激励信号。

  · 互连模型的性能和灵活性在业界领先。今天的16纳米以下的系统既庞大又复杂。Ncore Fast SystemC模型的性能能够支持通过快速分析各种架构方案对复杂的系统级芯片的各种设计参数迸行探索。

  Synopsys公司Verification Continuum解决方案副总裁Chris Tice说:“开发神经网络和自动驾驶系统级芯片的团队必须尽快验证确认候选架构,然后针对性能、功耗和面积进行优化。”他表示, “这些体系结构可以使用硬件加速器进行不同的组合,如果没有最先进的仿真技术,就很难进行分析。将Platform Architect MCO和Ncore结合起来,设计人员就能够更快地分析整个异构多核的系统级芯片架构。”

  Arteris公司工程副总裁Joe Butler说:“我们与Synopsys Platform Architect的整合为Ncore用户提供了对Ncore互连IP及其可配置缓存的内部无以伦比的可视性,为架构设计人员和设计团队提供了关于其系统的详细知识,从而可以用于进一步的优化和性能验证。”他指出,“我们与Synopsys公司联合开展的工程已经产生了一个综合解决方案,这是设计和配置复杂异构多核系统级芯片的最简单方法。”



关键词: Synopsys Arteris

评论

技术专区

关闭