新闻中心

EEPW首页 > 嵌入式系统 > 设计应用 > 基于FPGA的水声信号高速采集存储系统的设计与实现

基于FPGA的水声信号高速采集存储系统的设计与实现

作者:时间:2017-06-05来源:网络收藏

介绍了一种基于的水声信号与存储系统的设计与实现,给出了系统的总体方案,并对各部分硬件和软件的设计进行了详细描述。系统以作为数据的控制处理核心,以存储容量达2 GB的大容量NAND型作为存储介质。该系统主要由模块、数据存储模块和RS-232串行通信模块组成,具有稳定可靠、体积小、功耗低、存储容量大等特点,实验证明该系统满足设计要求。

基于的水声信号高速采集存储系统设计.pdf

本文引用地址:http://www.eepw.com.cn/article/201706/349008.htm


关键词: 数据采集 Flash FPGA

评论


相关推荐

技术专区

关闭