基于CPLD的PLC背板总线协议接口芯片的设计方案

设计了一组基于CPLD的PLC背板总线协议接口芯片，协议芯片可以区分PLC的背板总线的周期性数据和非周期性数据。详细介绍了通过Verilog HDL语言设计状态机、协议帧控制器、FIFO控制器的过程，25MHz下背板总线工作稳定的试验结果验证了协议芯片设计的可行性。

本文引用地址：http://www.eepw.com.cn/article/201706/348936.htm

基于CPLD的PLC背板总线协议接口芯片的设计方案.doc