新闻中心

EEPW首页 > EDA/PCB > 设计应用 > Arria 10及Stratix 10 FPGA和SoC性能、集成度和功耗实现突破

Arria 10及Stratix 10 FPGA和SoC性能、集成度和功耗实现突破

作者:时间:2016-10-16来源:网络收藏

Altera日前推出该公司第10代和SoC(芯片系统),Altera公司产品营销资深总监Patrick Dorsey表示,第10代器件在工艺技术和体系结构基础上都进行了优化,以最低功耗实现了业界最好的性能和水平最高的系统度。首次发布的两个系列,Stratix 10 和SoC采用Intel 14nm Tri-Gate工艺和增强体系结构,内核性能提升至当前高端的两倍,并可节省70%功耗。Arria 10 FPGA和SoC采用了TSMC的20nm工艺,重塑了中端器件,在性能上超越了当前的高端FPGA,同时功耗比当前的中端器件低40%。

本文引用地址:http://www.eepw.com.cn/article/201610/308401.htm

Patrick Dorsey介绍说,Stratix 10 FPGA和SoC实现了业界最好的性能和最高水平的度,56Gbps收发器和大于10 TeraFLOP单精度DSP性能,是Altera前一代产品性能的2倍。Stratix 10在单个芯片上超过四百万个逻辑单元(LE),密度提高了4倍,并首次在高端产品中集成了第三代超高性能处理器系统,多芯片3D解决方案可集成SRAM、DRAM和ASIC,实现了高性能系统集成,总功耗比前一代产品降低70%。

Arria 10 FPGA和SoC以最低的中端器件功耗提供当前高端FPGA的性能和功能,利用针对TSMC 20nm工艺进行了优化的增强体系结构,Arria 10器件的特性和功能比目前的高端FPGA更丰富,而性能提高了15%。Arria 10 FPGA和SoC集成包括115万逻辑单元、集成硬核IP和第二代处理器系统,该系统具有1.5GHz双核ARM Cortex-A9处理器,含有28Gbps收发器,带宽比当前一代产品高4倍,系统性能提高3倍,包括支持2666Mbps DDR4以及15Gbps高速串行存储器,总功耗比目前中端器件节省了40%。

据了解,第10代FPGA和SoC由Altera的Quartus II开发软件和高级设计流程工具提供支持,这包括OpenCL软件开发套件(SDK)、SoC嵌入式设计套装(EDS)和DSP Builder。与前一代产品相比,采用Quartus II软件,10代FPGA和SoC的编译时间缩短8倍,保持了目前业界最快的编译时间。Patrick Dorsey称,编译时间的有效缩短,是因为采用了现代多核计算技术的前沿软件算法。

Patrick Dorsey说,目前已有客户在使用Quartus II软件开发Arria 10 FPGA。Arria 10器件第一批样片将于2014年年初发售。2013年可提供14nm Stratix 10 FPGA测试芯片,2014年为Stratix 10 FPGA提供Quartus II软件支持。



关键词: FPGA EDA 集成

评论


相关推荐

技术专区

关闭