FPU加法器的设计与实现
②主控时序进程
本部分主要以同步时序的方式工作，负责在时钟驱动下状态的转换进程。一般情况下，主控时序进程是不负责下一个具体状态的取值，只是简单机械地将代表次态ct_status信号中的内容送人现态信号xt_status。而ct_status信号的内容完全由其他进程根据实际情况来决定。当然此进程可以防止一些同步或异步的清零或者置位控制信号。在本部分中包含了敏感信号进程。
此进程的状态如下：
I Rst1：所有的信号进行初始化，准备跳至下一个状态。
ⅡRst2：启动subcell和exchange模块，跳至下一状态。
ⅢRst3：如果num_z=‘1’，也就是其中有一个操作数是零，就跳至状态Rst5，停止subcell和exchange两个模块。假如都不为零，则end_sub=‘1’和end_exchange=‘1’，开启move模块，转至Rst4状态。
ⅣRst4：停止move模块，开启M_ADD模块。
V Rst5：若有操作数为0，就直接开启standar模块，若无0，就等待M_ADD模块结束以后，再开启。开启后，M_ADD模块不可用。
ⅥRst6：standar模块运行结束以后，当clk_m=‘1’，关闭模块。当clk_m=‘0’，跳至Rst1。
ⅦRst7：这个状态称为不能够使用状态。
③主控组合进程
本部分的功能主要有两个方面，一方面是根据外部输入的控制信号和当前状态的状态值决定下一个状态的去向；另外一个方面是确定内外控制信号的内容。
④辅助进程
本模块的主要辅助进程为process(a_small，sign_x，sign_v，add_sub)，这个进程的主要作用是能够对运算所产生结果的符号进行确定。
浮点加法运算模块的功能仿真如图3所示。本文引用地址：http://www.eepw.com.cn/article/193319.htm
3 结束语
现代信号处理技术通常都需要进行大量高速浮点运算。由于浮点数系统操作比较复杂，需要专用硬件来完成相关的操作，在浮点运算中的浮点加法运算几乎占到全部运算操作的一半以上，因此，浮点加法器是现代信号处理系统中最重要的部件之一，它的设计与改进具有重要意义。
评论