新闻中心

EEPW首页 > 测试测量 > 设计应用 > 基于混合信号示波器的混合信号电路设计及调试

基于混合信号示波器的混合信号电路设计及调试

作者:时间:2012-10-24来源:网络收藏

对于BGA等特殊封装形式以及使用FPGA的电路,本身电路可测的管脚不是很多,18个或20个通道往往已是不错,而且FPGA的供应商提供的开发工具,往往引出的管脚也有限,若使用Xilinx公司的芯片,安捷伦FPGA仪E5904B配合示波器使用,可以同时观察FPGA内部节点和外围信号的互动情况。

本文引用地址:http://www.eepw.com.cn/article/193033.htm

目前大量使用的数字示波器大都是2通道或4通道,当有大量数字信号需要被时,条件好的工程师会借助于逻辑分析仪,但孤立地使用逻辑分析仪或数字示波器对电路的效率往往是很低的。如很多时候,电路中的关键握手活动或特定任务执行的验证往往牵涉到模拟信号和多路数字信号必须在某个时间段按一定时序出现,因此需要把示波器和逻辑分析仪器同步起来一起使用。目前的方案有:

1、在逻辑分析系统中允许使用示波器模块;

2、使用时间相关夹具同步两台仪器,并让其中一台仪器的光标移动时,另一台仪器的光标也跟着移动(即光标联动功能)。

混合信号示波器解决方案

示波器方案相比,上述两个方案都适合于可将数十路甚至上百路信号测试点都引出来的电路,优点是逻辑分析功能非常完善和强大,可以做反汇编,甚至高级源代码分析,缺点是只能引出十几个被测点的电路,显然有点大材小用,而且价格比较昂贵,使用起来较复杂。尤其是使用时间相关夹具的第二种方案,若想将示波器的数据传输到逻辑分析仪的屏幕上和数字通道一起显示,屏幕刷新率会很慢,如果示波器每通道有4M采样点存储深度,将示波器四个通道的数据传递到逻辑分析仪器上显示一次可能会需要1分钟的时间。对于上面举的PCI总线数采插卡的例子,必须将示波器设置成无限余辉的方式,才能发现偶发的时钟信号幅值跌落情况。若屏幕刷新率很慢,是难以解决问题的,对观察DDR SDRAM信号眼图也是如此。当然,你可以让两台仪器各自显示各自的波形,这样不影响示波器的波形刷新率,但观察多路混合信号就不太直观,而且有的厂家的时间相关夹具不支持光标联动功能,使用起来就更不方便了。

混合信号示波器是根据模拟和混合信号电路的特征和测试需求研发出来的产品,而且其价格定位是和数字存储示波器(DSO)同档次的。在当今电路很多测试点不能被触及或引出的情况下,逻辑分析仪器没有充分用武之地,或者只有购买示波器的经费而没有逻辑分析仪器经费的情况下,此时混合信号示波器不失为一很好的选择。


上一页 1 2 下一页

评论


相关推荐

技术专区

关闭