新闻中心

EEPW首页 > 测试测量 > 设计应用 > 基于ADSP-TS201的着陆雷达恒虚警电路实现

基于ADSP-TS201的着陆雷达恒虚警电路实现

作者:时间:2012-12-23来源:网络收藏

3 实现电路
ADI公司的ADSP TS处理器片内集成大容量存储器,兼有ASIC和FPGA的信号处理性能,能够支持本次设计的实现,其实现电路组成如图2所示。

本文引用地址:http://www.eepw.com.cn/article/192882.htm

a.JPG


其中先出寄存器模块FIFO1存贮前8个距离单元的回波数据,而先进先出寄存器模块FIFO2存贮后8个距离单元的回波数据之和的平均值。输入数据进入芯片内部,经累加电路(采用加新值,减旧值的方案),前8个距离单元数据之和,在CP4脉冲到来时打入寄存器Rag1中,同时后8个距离单元数据之和的平均值也由FIFO2中取出,并存在寄存器Rag2中,二者经选大后大者存在寄存器Pag5中,同时被测数据也存入寄存器Rag4中,二数据经减法运算,其差送出芯片,再经反对数电路,得到输出。
8个距离单元的数据累加器,在零距离的前8个距离单元时间内要完成初始化过程:加新值减去零,这样经过8个距离单元,累加寄存器内将保持着前8个距离单元的数据之和,从第9个距离单元开始,才进行“加新减旧”运算,这样使累加器和寄存器内总是保存当前最新8个距离单元的数据之和。这样,只有经过19个距离单元,后8个距离单元数据之和的平均值才有效。故FPGA内部需产生两个清零信号:FIFO1输出寄存器清零信号为CLR1,FIFO2输出寄存器清零信号为CLR2。的航向天线和下滑天线是以1 Hz的频率交替工作的。当天线转换时,其存贮器内仍保留着另一个天线扫描时的数据,这些数据需要废弃,而要存贮扫描后的新数据,且要不断地更新。当接收到天线转换的信息时,要产生两个清零信号:CLR1和CLR2,分别对两个存贮器清零。
估直流电路是在休止期内,取16个距离单元,电平在和非两种工作状态时,直流电平基本不变。

4 仿真验证
运用针对ADI公司的DSP器件而专门开发的平台一Visual DSP++进行编程仿真,验证所设计的恒虚警电路功能。输入一组原始数据,对其进行处理,根据输出的波形验证此检测器。输入信号波形如图3所示,输出信号波形如图4所示。

b.JPG


由图3可知,目标信号湮没在各种噪声中,必须经过滤波处理才能得到所需信号波形。将雷达信号数据输入仿真系统,从图4输出信号波形上看,波形较为理想,达到了预期目标。
通过仿真验证,发现输出信号已经将杂波大部分滤除,所得信号基本与所需目标信号一致,结果比较理想,说明设计比较合理。

5 结束语
文中着重介绍了一种着陆雷达恒虚警处理的实现方法,并在FPGA上进行了电路设计,最后通过仿真进行了验证,取得了较好的效果。


上一页 1 2 下一页

关键词: ADSP-TS 201 雷达 恒虚警

评论


相关推荐

技术专区

关闭