在Matlab中实现FPGA硬件设计

关键词：Matlab；FPGA；System Generator；DSP

近年来，在数字通信、网络、视频和图像处理领域，ＦＰＧＡ已经成为高性能数字信号处理系统的关键元件。ＦＰＧＡ的逻辑结构不仅包括查找表、寄存器、多路复用器、存储器，而且还有快速加法器、乘法器和Ｉ／Ｏ处理专用电路。ＦＰＧＡ具有实现高性能并行算法的能力，是构成高性能可定制数据通路处理器（数字滤波、ＦＦＴ）的理想器件。如Ｖｉｒｔｅｘ－ＩＩ Ｐｒｏ ＦＰＧＡ包含高性能的可编程架构、嵌入式ＰｏｗｅｒＰＣ处理器和３．１２５Ｇｂｐｓ收发器等。

但是，ＦＰＧＡ在数字信号处理领域的广泛应用受限于几个因素。首先，ＤＳＰ开发人员不熟悉硬件设计，尤其是ＦＰＧＡ。他们使用Ｍａｔｌａｂ验证算法，运用Ｃ语言或汇编语言编程，通常不会使用硬件描述语言（ＶＨＤＬ或Ｖｅｒｉｌｏｇ）实现数字设计。其次，虽然ＶＨＤＬ语言也提供了许多高层次的语言抽象，但是基于并行硬件系统的ＶＨＤＬ程序设计与基于微处理器的串行程序设计有很大的不同。

基于以上原因，Ｘｉｌｉｎｘ公司开发了基于Ｍａｔｌａｂ的Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ ｆｏｒ ＤＳＰ工具。Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ ｆｏｒ ＤＳＰ是Ｓｉｍｕｌｉｎｋ中一个基于ＦＰＧＡ的信号处理建模和设计工具。该工具可以将一个ＤＳＰ系统表示为一个高度抽象的模块，并自动将系统映射为一个基于ＦＰＧＡ的硬件方案。重要的是，该Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ ｆｏｒ ＤＳＰ实现这些功能并没有降低硬件性能。

１ Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ ｆｏｒ ＤＳＰ的特点

Ｓｉｍｕｌｉｎｋ为ＤＳＰ系统提供了强有力的高层次建模环境，可大量应用于算法开发和验证。Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ ｆｏｒ ＤＳＰ作为Ｓｉｍｕｌｉｎｋ的一个工具箱很好地体现了这些特性，同时又可以自动将设计转换为可综合的高效硬件实现方案。该硬件实现方案忠实于原始设计，因此设计模型与硬件实现在采样点（在Ｓｉｍｕｌｉｎｋ中定义）是一一对应的。通过使用Ｘｉｌｉｎｘ精心设计的ＩＰ（ｉｎｔｅｌｌｅｃｔｕａｌ ｐｒｏｐｅｒｔｙ）核可以使硬件方案具有较小的延迟和体积。虽然Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ中的ＩＰ模块是经过功能抽象的，但是对于熟悉ＦＰＧＡ的设计者来说，该模块也具有直接访问底层硬件细节的能力。例如，可以指定Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ乘法器模块使用Ｖｉｒｔｅｘ－ＩＩ系列ＦＰＧＡ中的专用高速乘法器元件，用户定义的ＩＰ模块也能够作为黑盒子插入系统之中，等等。

使用Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ ｆｏｒ ＤＳＰ实现系统设计的主要特点有：

●在Ｓｉｍｕｌｉｎｋ中实现ＦＰＧＡ电路的系统级建模，并自动生成硬件描述语言。

●自动生成Ｍｏｄｅｌｓｉｍ测试程序，支持软硬件仿真。

●支持用户创建的Ｓｉｍｕｌｉｎｋ模块。

●使用Ｘｉｌｉｎｘ ＦＰＧＡ自动实现硬件系统。支持的Ｘｉｌｉｎｘ ＦＰＧＡ系列包括Ｓｐａｒｔａｎ－ＩＩ、Ｓｐａｒｔａｎ－ＩＩＥ、Ｓｐａｒ-ｔａｎ－３、Ｖｉｒｔｅｘ、Ｖｉｒｔｅｘ－Ｅ、Ｖｉｒｔｅｘ－ＩＩ、Ｖｉｒｔｅｘ－ＩＩ Ｐｒｏ。

２　使用Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ ｆｏｒ ＤＳＰ实现系统级建模

传统的ＤＳＰ系统开发人员在设计一个ＤＳＰ系统时，一般先研究算法，再使用Ｍａｔｌａｂ或Ｃ语言验证算法，最后由硬件工程师在ＦＰＧＡ或ＤＳＰ上实现并验证。典型的ＤＳＰ系统设计流程如下：

（１） 用数学语言描述算法。

（２） 设计环境中使用双精度数实现算法。

（３） 将双精度运算变为定点运算。

（４） 将设计转换为有效的硬件实现。

使用Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ ｆｏｒ ＤＳＰ可以简化这一过程。设计人员先在Ｍａｔｌａｂ中对系统进行建模和算法验证，经过仿真后便可以直接将系统映射为基于ＦＰＧＡ的底层硬件实现方案。可用Ｓｉｍｕｌｉｎｋ提供的图形化环境对系统进行建模。Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ ｆｏｒ ＤＳＰ包括被称为Ｘｉｌｉｎｘ ｂｌｏｃｋｓｅｔ的Ｓｉｍｕｌｉｎｋ库和模型到硬件实现的转换软件，可以将Ｓｉｍｕｌｉｎｋ中定义的系统参数映射为硬件实现中的实体、结构、端口、信号和属性。另外，Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ可自动生成ＦＰＧＡ综合、仿真和实现工具所需的命令文件，因此用户可以在图形化环境中完成系统模型的硬件开发。图１为使用Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ ｆｏｒ ＤＳＰ设计系统的流程图。

在Ｍａｔｌａｂ中，我们可以通过Ｓｉｍｕｌｉｎｋ的库浏览器使用Ｘｉｌｉｎｘ ｂｌｏｃｋｓｅｔ库中的模块，Ｘｉｌｉｎｘ ｂｌｏｃｋｓｅｔ库中的模块可以与Ｓｉｍｕｌｉｎｋ其它库中的模块自由组合。Ｘｉｌｉｎｘ ｂｌｏｃｋｓｅｔ库中最重要的模块是Ｓｙｓｔｅｍ Ｇｅｎ-ｅｒａｔｏｒ，利用该模块可完成系统级设计到基于ＦＰＧＡ的底层硬件设计的转换工作。可以在Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ模块的属性对话框中选择目标ＦＰＧＡ器件、目标系统时钟周期等选项。Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ将Ｘｉｌｉｎｘ ｂｌｏｃｋｓｅｔ中的模块映射为ＩＰ库中的模块，接着从系统参数（例如采样周期）推断出控制信号和电路，再将Ｓｉｍｕｌｉｎｋ的分层设计转换为ＶＨＤＬ的分层网表，之后，Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ即可调用Ｘｉｌｉｎｘ ＣＯＲＥ Ｇｅｎｅｒａｔｏｒ和ＶＨＤＬ模拟、综合、实现工具来完成硬件设计。

由于一般的ＦＰＧＡ综合工具不支持浮点数，因此Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ模块使用的数据类型为任意精度的定点数，这样可以实现准确的硬件模拟。由于Ｓｉｍｕｌｉｎｋ中的信号类型是双精度浮点数，因此在Ｘｉｌ-ｉｎｘ模块和非Ｘｉｌｉｎｘ模块之间必须插入Ｇａｔｅｗａｙ Ｉｎ ｂｌｏｃｋ和Ｇａｔｅｗａｙ Ｏｕｔ ｂｌｏｃｋ模块。通常Ｓｉｍｕｌｉｎｋ中的连续时间信号在Ｇａｔｅｗａｙ Ｉｎ ｂｌｏｃｋ模块中进行采样，同时该模块也可将双精度浮点信号转换为定点信号，而Ｇａｔｅｗａｙ Ｏｕｔ ｂｌｏｃｋ模块则可将定点信号转换为双精度浮点信号。大部分Ｘｉｌｉｎｘ模块能够根据输入信号类型推断输出信号的类型。如果模块的精度参数定义为全精度，则模块将自动选择输出信号类型以保证不损失输入信号精度，并自动进行符号位扩展和补零操作。用户也可以自定义输出信号类型来进行精度控制。

３　使用中需注意的问题

在ＦＰＧＡ系统设计中，时钟的设计十分重要。因此必须正确理解Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ中的时钟和ＦＰＧＡ硬件时钟之间的关系。Ｓｉｍｕｌｉｎｋ中没有明确的时钟源信号，模块在系统参数中定义的采样周期点进行采样。硬件设计中的外部时钟源对时序逻辑电路十分重要。在Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ模块中，通过定义Ｓｉｍｕｌｉｎｋ Ｓｙｓｔｅｍ Ｐｅｒｉｏｄ和ＦＰＧＡ Ｓｙｓｔｅｍ Ｃｌｏｃｋ Ｐｅｒｉｏｄ参数可以建立Ｓｉｍｕｌｉｎｋ采样周期和硬件时钟间的关系，也可通过设置这些参数来改变Ｓｉｍｕｌｉｎｋ中模拟时间和实际硬件系统中时间的比例关系。Ｓｉｍｕｌｉｎｋ的系统周期一般是各模块采样周期的最大公约数。ＦＰＧＡ的硬件时钟是单位为ｎｓ的硬件时钟周期。例如，若Ｓｉｍｕｌｉｎｋ中有两个模块，采样周期分别为２ｓ和３ｓ，而ＦＰＧＡ系统时钟周期为１０ｎｓ，则Ｓｉｍｕｌｉｎｋ系统周期应该为两个模块采样周期的最大公约数即为１ｓ。这意味着Ｓｉｍｕｌｉｎｋ中的１ｓ对应实际硬件系统的１０ｎｓ。在生成硬件系统前，Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ将自动检查用户定义的Ｓｉｍｕｌｉｎｋ系统周期参数是否与系统中模块的采样周期相冲突，如果冲突，则提示用修改Simulink系统周期参数。

图4

有些情况会导致Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ模块产生不确定数（ＮａＮ－ｎｏｔ ａ ｎｕｍｂｅｒ）。如在双端口ＲＡＭ模块中，两个端口同时对模块中的某一地址进行写操作时，该地址中的数据将被标记为ＮａＮ。如果模块中有不确定数出现，则表明该模块的最终硬件实现将会有不可预测的行为，当Ｓｉｍｕｌｉｎｋ进行仿真时，Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ将会捕捉该错误。

４　应用实例

图２是一个图像处理应用实例的系统实现框图。该应用实例使用５５的二维ＦＩＲ滤波器完成图像增强预处理。该系统将输入图像分别延迟０Ｎ（Ｎ为输入图像宽度）、１Ｎ、２Ｎ、３Ｎ、４Ｎ个采样点后输入５个Ｌｉｎｅ Ｂｕｆｆｅｒ，数据在Ｌｉｎｅ Ｂｕｆｆｅｒ中缓存后并行输入５个５抽头的ＭＡＣ ＦＩＲ滤波器。滤波器系统存储于ＦＰＧＡ的块ＲＡＭ中，图像数据经滤波器处理后输出。图３为Ｌｉｎｅ Ｂｕｆｆｅｒ实现框图，图４为５５滤波器框图。