基于DSP Builder的正弦信号源优化设计及其FPGA实现

3 信号源的FPGA实现
Matlab／Simulink对设计好的DDS系统进行编译，通过调用DSP Builder的SignalCompiler工具可直接生成QuartusⅡ的工程文件，再调用QuartusⅡ完成综合、网表生成和适配，直至完成FPGA的配置下载过程。
本设计方案采用的FPGA芯片是APEX20K系列器件EP20K200FC484。所得结果中的数字输出可以输出到SRAM芯片中，然后上载到计算机进行数字信号分析，模拟输出则通过HP示波器测试。图4给出了用QuartusII的仿真结果。图中，clock为系统时钟，sclrp为高电平复位信号，PWORD，FWORD，AWORD的值分别设为十进制数0，9000000和50。仿真得到的3个输出OUTl，OUT2和OUT3与Matlab／Simulink中的仿真结果在相位、频率和幅度上基本一致。实验表明，利用FPGA所计设的DDS在满足性能的条件下，节约了芯片资源，提高了输出的精度。

4 结语
本文介绍了一种改进了的基于DSP Builder的正弦信号发生器设计方法，应用APEX20K系列FPGA芯片实现。继承了传统DDS设计中调频、调相迅速的优点，同时，采用了查找表压缩方案，使芯片在节约资源的基础上达到了较高的输出精度。