基于FPGA的高速图像采集系统设计

本方案采用从FIFO方式，由FPGA提供读写时钟，EZ―USB的CPU不参与数据传输。其中端点FIFO相当于FPGA的外部RAM，数据的读写分别由读写控制器完成。如果数据从EZ_USB读入到FPGA中，首先要检测CON控制线的状态，若有数据要读，分配FIFOADR=00，使FIFO指针指向输出端点，使能SLOE使之数据输出，然后采样数据线上的数据，读得的数据送入命令解析模块解析；如果是数据从FPGA写入到EZ_USB中，则设置FIFOADR使之指向输入端点，拉低SLWR，将内部数据总线接到外部数据总线上，这样就完成了一次数据的写入。
除上述设计外还需要对EZ_USB模块本身进行设置，这部分属于固件开发部分。Cypress公司为固件开发提供了一个固件库和固件框架，都是在集成开发环境下开发的，固件库提供了一些常量、数据结构和函数来简化用户对芯片的使用。将代码在Keil C51环境中进行编译；编译通过后，将固件代码下载到单片机中。这部分主要完成相关寄存器的设置和波形文件的编写。

结 语
通过以上设计很好地解决了高速数据在采样、传输过程中的瓶颈，并以很短的时延真正实现了高速图像数据的采集。由于其低成本、易安装的特性，拥有广阔的市场前景，可以应用于电话会议、远程医疗和远程教学等需要高清图像传输的领域。本设计的创新点在于，它适应了不同的图像数据的应用需求，实现了多种速率的读写模式，可以是实时的突发长度读写和高速的全页读写。