DDS信号源的FPGA实现
3．4 低通滤波器设计
对D／A转换输出的阶梯波s(t)进行频谱分析，可知s(t)中除主频fc外，还存在分布在fc、2fc…，两边±fc处的非谐波分
量，幅值包络为辛格函数，因此为了取出主频fc，必须在D／A转换器的输出端接人截止频率为f/2的低通滤波器。本文引用地址：http://www.eepw.com.cn/article/192016.htm
4 结语
采用直接频率合成技术和FPGA设计的信号发生器具有不同于传统频率合成方法的全数字结构，输出分辨率高等特点，其相位累加器在基准时钟频率和相位累加器的位宽达到一定要求时，输出分辨率更小，可达到微赫兹级；频率变化快，频率控制字的传输时间以及器件响应时间很短，使得系统的频率切换时间可达纳秒级；频率变化时输出相位连续，在频率改变时只是改变频率控制字，而无需改变原有的累加值；但由于这种结构存在相位累加器的输出有限位数产生相位截断误差，以及ROM存储的幅度值量化有限样点值产生量化误差等问题，从而DDS的杂散抑制较差，因此采取相应措施对其抑制。在需要可变频率或经常改变波形各个参数的实验中．采用FPGA实现的DDS信号发生器较灵活，并具有绝对优势。
评论