新闻中心

EEPW首页 > EDA/PCB > 设计应用 > 改进型CIC抽取滤波器设计与FPGA实现

改进型CIC抽取滤波器设计与FPGA实现

作者:时间:2009-07-03来源:网络收藏

最后,非递归结构中每一级再采用多相技术进一步降低功耗。考虑到中间第二、三、四级阶数比较高,因此将每级分解实现,相当于引进流水线技术,提高电路速率。第二级与第四级均为10阶,分解为2个5阶级联的结构,第三级为14阶,分解为5阶、4阶、5阶。这样除了SINE滤波器,整个滤波器只有(1 +z-1)4与(1+z-1)5两种结构。这种高度规则的结构使电路设计和版图设计变得更加容易。SINE滤波器放在最后一级如图5所示。

4 仿真结果
为了快速有效地验证滤波器性能,使用Matlab的simulink工具搭建了三阶sigma-delta调制器,输入各种频率的正弦波产生高速1,0信号,作为滤波器的输入。滤波器实现是采用Xilinx公司SPARTAN-3系列开发板,在ISE 6.3环境下进行的。为了进行比较,分别采用文献[4]中给出的转换抽取结构与图4、图5给出的改进结构实现。顶层结构与仿真结果如图6所示(其中clk 为输入时钟;rst_n为复位信号,也可视为使能信号,低电平有效;data_in为1 b的输人数据;data_out为47 b补码输出;data_en为输出数据变化指示信号)。

根据综合报告,采用文献[4]中电路结构实现的,使用的逻辑资源为1 704.个,占器件总资源的88%,而采用图4、图5中的优化电路结构时,在滤波性能不变的前提下,使用的逻辑资源减少为1 261个,占器件总资源的65% ,说明对结构的改进与优化大大节省了硬件资源。

5 结 语
这里在文献[4]的基础上提出一种改进型的CIC滤波器,大大提高了其通带特性,相较于传统CIC滤波器,无论在阻带还是通带特性都有明显改善,适合应用于高精度∑-△模数转换器中。在实现的过程中,对文献[4]中的结构进行优化,使部分电路工作在更低的频率下,大大降低了功耗;采用非递归结构,结合传输函数自身的特性合并部分分式,降低了电路复杂性;在每级处理时仅采用加法器和延时单元,节省了硬件资源,提高了实用性。


上一页 1 2 3 下一页

评论


相关推荐

技术专区

关闭