新闻中心

EEPW首页 > EDA/PCB > 设计应用 > 在FPGA上对OC8051IP核的修改与测试

在FPGA上对OC8051IP核的修改与测试

作者:时间:2009-12-14来源:网络收藏

2.1 仿真调试方案
仿真调试方案如图2所示。其原理是:在Keil软件环境中编写测试程序,编译生成.hex文件并将其注入ROM的指令寄存器中。testbench负责产生工作时钟及控制使能等信号,并将执行ROM中指令的结果输出到文本/波形文件中。开发人员通过对文本/波形文件和Keil调试工具执行测试程序的结果进行比较,从而实现对逻辑错误的查找与定位,并对核源文件进行修改。

本文引用地址:http://www.eepw.com.cn/article/191853.htm

值得注意的是,虽然Modelsim功能强大,可以方便地观察到任何层次模块信号的变化,但是OC8051 核的结构和时序比较复杂,仍避免不了仿真时因为中间信号多所带来的不便。因此,在仿真调试时可寻求一些简化操作的机制。考虑到借助数据寄存器指针DPTR和累加器A,MOVX指令可以将程序执行过程中任何寄存器的值输出到外部RAM中,而观察外部RAM中的值相对容易,因而本文采用了这种机制。
2.2 具体修改方法
(1)oc805 1_ext_addr_sel模块
读写外部RAM地址可以由DPTR指示,也可以由Ri指示,该模块的主要功能是选择读写外部RAM地址。通过select和write信号完成对buff和state的配置,从而完成对读写外部RAM地址addr_out的配置。在Modelsim环境中,执行表1中的代码1时,发现addz_out的变化总是比DPTR慢一个时钟周期,因而其执行结果是将5写入地址为0的外部RAM。造成这种现象的原因是配置buff和state时采用了always进程,本文将该部分代码修改为:
assign state=write;
asstgn buff=select?{8h00,ri}:{dptr_hi,dptr_lo};
(2)oc8051_psw模块
该模块由一个8位标志寄存器及其控制逻辑组成,用来收集指令执行后的有关状态。8位寄存器的各位状态通常是在指令执行过程中自动形成,但也可以由用户根据需要采用传送指令加以改变。原设计中负责解释传送指令的逻辑采用if语句:
if(addr[7:3]=='OC8051_SFR_B_ACC)data_out[addr[2:O]]=cy_in;
'OC8051_SFR_B_ACC被定义为累加器A的高5位地址,用在这里显然不对。应该将其改为程序状态字PSW的高5位地址'OC8051_SFR_B_PSW。
(3)oc8051_alu模块
该模块是一个性能极强的运算器,不但可以进行四则运算和逻辑运算,而且具有数据传送、移位、程序转移等功能。其中,程序转移功能是当遇到短转移指令SJMlE’或变址转移指令JZ、CJNE、DJNZ等时,改变程序计数器PC的值,对应原设计为always进程中的'OC8051_ALU_PCS分支。其代码如下:


输入src3为PC[15:8],src2为PC[7;0],src1为目标转移地址rel。需要注意的是,rel是以立即数形式存在的,且为补码格式(补码数的加减法运算统一为加法运算)。若src1[7]=1'b1成立,则rel为一负数,对应转移指令是往前转移;否则,往后转移。当rel为负数时,原设计仅考虑了:PC[7:0]≥| rel |的情况,其对目标地址{des1,des2}的处理不全面;当PC[7:0]|rel|时,des2=src2+src1为负数,借位会对des1产生影响,因而应有des1=src3-8'h1。因此,将该部分代码修改为:


其中c是借位标志位,用来标识程序转移时PC[7:0]对PC[15:8]的影响。



关键词: FPGA 8051 OC IP

评论


相关推荐

技术专区

关闭