基于FPGA的伪随机序列发生器设计

摘要：讨论了应用移位寄存器在Ahera的FPGA芯片中实现线性和非线性伪随机序列的方法，该算法基于m序列本原多项式来获得线性m序列和非线性m子序列移位寄存器的反馈逻辑式。文中给出了以Altera的QuartusⅡ为开发平台，并用VHDL语言实现的m序列的仿真波形。
关键词：伪随机序列；m序列；m子序列；移位寄存器；VHDL语言编程

0 引言
伪随机序列现已广泛应用于密码学、扩频通讯、导航、集成电路的可测性设计、现代战争中的电子对抗技术等许多重要领域。伪随机序列的伪随机性表现在预先的可确定性、可重复产生与处理。伪随机序列虽然不是真正的随机序列，但是当伪随机序列周期足够长时，它便具有随机序列的良好统计特性。在已有的序列中，m序列的应用最为成熟和广泛，为此，本文给出线性m序列和基于m序列的非线性m子序列的FPGA实现方法。由于FPGA的内部逻辑功能是通过向内部静态存储器单元加载配置数据来实现的，其配置文件决定了逻辑单元的逻辑功能以及模块间或与I／O间的连接，故可最终决定FPGA实现的功能。FPGA的这种结构允许多次编程，并享有快速有效地对新设计进行优化的灵活性，为此，本文选用了altera的cyclone系列FPGA芯片。EPlCl2-240PQFP，该芯片内部有12060个逻辑单元、239616 bit RAM、两个锁相环(PLL)。本文应用移位寄存器理论来产生序列，其算法的关键是找到线性m序列和非线性m子序列移位寄存器的反馈逻辑式。

1 m序列的实现
1．1 基于FPGA的m序列实现
利用反馈移位寄存器产生0、1序列时，其n位反馈移位寄存器的逻辑功能如图1所示。

图中，xi表示寄存器所处的状态，通常用0和1来代表两个可能的状态，并且把0和1看成是有限域GF(2)的两个元素。f(x0，x1，…，xn-1)刻划了移位寄存器反馈逻辑的功能，它可以看成一个定义在GF(2)上并且在GF(2)中取值的n元函数，当f(x0，x1，…，xn-1)可以表示成一线性齐次函数时，即GF(2)，相应的反馈移位寄存器是线性的，而由线性移位寄存器产生的序列就称为线性移位寄存器序列。m序列就是线性移位寄存器序列。