基于FPGA的时间间隔测量模块设计

摘要：介绍一种基于FPGA技术的时间间隔测量方法，通过分析FPGA的主要技术优势及其在工业控制领域中所处的重要地位，给出设计时间间隔测量模块所选用的FPGA器件并进行硬件设计，以及所选用的软件并进行软件设计。描述时间间隔测量模块的软件及硬件设计方法，给出设计过程的硬件原理图及软件流程图，并对设计的各功能模块进行功能时序仿真。
关键词：FPGA：时间间隔测量；模块设计；功能时序仿真

随着半导体技术、嵌人式技术和EDA技术的不断发展，数字设计技术将逐步取代模拟技术。而FPGA技术是数字技术的最新研究成果，利用FPGA技术进行数字电路的设计是必然趋势。电子工艺技术的不断改进使得FPGA的成本不断降低，用FPGA进行数字电路的设计具有开发周期短、成本低、电路设计简单的特点。由于生产FPGA的各大厂家在工艺上不断提升技术，使得FPGA的市场迅速扩大。

1 基本设计原理
图l为时间间隔测量系统框图。

图l中，FPGA模块作为整个时间间隔测量模块的核心器件，当有启动信号时，经光电耦合器进行电平转换，得出5 V的数字信号。此时，FPGA向时间间隔测量程序发送数字信号1通知，时间间隔测量程序开始测量，当光电耦合器件再次收到信号时，此信号可以设置为停止信号，此时FPGA向时间间隔测量程序发送停止信号，得到两个信号间的间隔数据，FPGA根据经验进行分析判断测量数据是否为正确数据。若为正确测量数据，FPGA向STC单片机发送中断信息，通知STC单片机进行数据的读取。此时，STC单片机向FPGA发送控制信号，FPGA根据STC单片机发来的控制信号进行识别，根据控制信号有序地向STC单片机进行数据传输。FPGA采用A1tera公司的EPlC3T10017器件进行硬件设计，采用A1-
tera公司开发的Quartus II进行软件设计。