CPLD在DSP系统中的应用设计
摘 要： 以Altera公司MAX7000系列为代表，介绍了CPLD在DSP系统中的应用实例。该方案具有一定的普遍适用性。
关键词： RESET BOOT HPI CPLD的延时 时序
DSP的速度较快，要求译码的速度也必须较快。利用小规模逻辑器件译码的方式已不能满足DSP系统的要求。同时，DSP系统中经常需要外部快速部件的配合，这些部件往往是专门的电路，可由可编程器件实现。 CPLD的时序严格、速度较快、可编程性好，非常适合于实现译码和专门电路。本文以MAX7000系列为例，具体介绍其在 以 TI公司的 TMS320C6202 为平台的网络摄像机系统中的应用。
1 CPLD在DSP系统中的功能介绍
1.1 DSP系统简介
本文所论述的编码器系统是基于DSP的MPEG-4压缩编码器的，主要由前端视频采集、数据预处理以及MPEG-4视频压缩编码三部分组成。基于DSP的MPEG-4编解码器由于其所选用的DSP运算能力强、编程灵活，且实现不同的图像编码算法时只需对DSP内部的程序进行改写便可实现诸如MPEG、H.263等多种图像编码，因而具有良好的应用情景。CPLD芯片对整个编码器起着逻辑控制作用，系统结构如图1所示。
1.2 CPLD在系统中的功能要求
1.2.1产生复位信号
系统上电时，CPLD产生复位信号，使整个系统中的FPGA和DSP模块复位，进入初始状态；系统上电后，数据采集模块自动启动。
系统内共使用三种电源：5V、3.3V、1.8V。其中，5V电源由供电电源接入，3.3V、1.8V电源由TPS56300（TI产品）提供。采用TPS3307（TI产品）为系统提供电源管理，该芯片可同时管理三种电源。当监测到电源电压低于一定值时，产生复位信号。TPS3307在其自身电源电压大于1V的情况下即可以输出复位信号。
评论