DM642和CPLD外部中断的寄存器式键盘设计
2 外部中断的寄存器式键盘
2．1 系统总体结构
键盘系统中CPLD选用EPM7128AET芯片，能提供多路输入／输出引脚，输出逻辑电平为3．3 V，输入逻辑电平兼容3．3 V和5 V两种，共100个输入／输出引脚。CPLD在逻辑控制和时序控制方面具有很多优势，它的内部拥有大量的逻辑门，可以在软件环境中巧妙地利用这些门电路，对输入引脚信号进行各种逻辑组合设计，将逻辑组合信号再提供给输出引脚。CPLD器件内部还提供了大量标准的逻辑电路模块，如译码电路、地址锁存电路等，这些电路模块代替了传统电路中需要的译码芯片、地址锁存芯片等，不仅为电路板设计节省空间，而且使电路设计流程更加灵活和方便。DSP选用TMS320DM642芯片，为了扩展DM642的GPIO输入／输出引脚而设计成16按键的键盘，CPLD需使用DM642的低8位数据总线D[7：0]、地址总线EA[10：3]、EA22和读写控制信号线，CPLD才能在内部产生所需的扩展寄存器。CPLD丰富的输入／输出引脚和大量的逻辑门管理键盘系统中的芯片逻辑。如图3所示，按键的16个输入端接地，输出端KEY[1：16]与CPLD芯片的输人引脚I[1：16]连接，输出端接上拉电阻，DM642的低8位数据总线D[7：0]、地址总线EA[10：3]及EA22与CPLD器件的输入／输出引脚I／O[1：18]连接，DM642的RE和WE信号是寄存器扩展用的读／写使能信号，空间片选信号CE1和地址信号EA22作为寄存器端口片选信号，把按键状态读端口映射到DM642的CE1空间。当有按键按下时，产生一个上升沿脉冲触发信号，该信号可以认为是一个外部中断事件，那么可以通过DM642的外部中断EXINT4响应该中断事件，而在DM642内部EXINT4可以映射为中断INT4，DM642在INT4对应的中断函数中通过数据地址总线读取按键的键值并进行分析。在程序层面，该按键的触发信号和程序中INT4的中断服务函数相对应，同时INT4的中断服务函数与中断向量表中的中断编号联系起来。本文引用地址：http://www.eepw.com.cn/article/191054.htm
CPLD芯片内部扩展按键状态的16位输入端口控制寄存器逻辑图如图4所示，DM642通过操作寄存器读端口实现读取按键的键值并进行分析。在图4中，DM642的空间片选信号CE1和地址信号EA22作为寄存器端口片选信号，当CE1信号低电平有效时，与键盘状态有关的寄存器地址被映射到CE1空间，地址线EA22在映射关系中低电平有效。CE1空间地址有效范围为0x90000000～0x9FFFFFFF，按键KEY1～KEY8的寄存器端口地址为0x90080019，KEY9～KEY16的寄存器端口地址为0x9008001A。KEYCS[2：1]为输入端口的片选信号线，两路输入片选信号分别对应I[1：8]和I[9：16]输入引脚。芯片74138是CPLD内部提供的一种译码器，芯片74373是CPLD内部提供的一种地址锁存器，用于锁存按键按下时的电平状态。
评论