USB3．0中五分频电路设计
3 仿真结果与分析
采用Cadence公司的spectre仿真器对设计的分频器分别仿真，仿真电源电压为1 V，结果表明：在典型工艺参数条件下，基于CML电路结构的五分频器最大工作频率是8 GHz，最小工作频率是1 kHz，当工作在8 GHz时，功耗为1．7 mW，输出信号占空比为49．76％；基于TSPC电路结构的五分频器最大工作频率是10 GHz，最小工作频率是10 MHz，当工作在10GHz时，功耗采用10 ns内的平均功耗，功耗为0．2mW，输出信号占空比为49．92％。由于是单端输入输出，基于TSPC电路结构的分频器抗噪声能力较弱。最高工作频率下的仿真结果如图4，图5所示。本文引用地址：http://www.eepw.com.cn/article/190786.htm
对于不同频率的分频器。通常采用FOM值来比较其性能，分频器的FOM值定义为：
FOM=fmax／P
式中：fmax是分频器的最高工作频率；P是分频器在最高工作频率下的功耗，表2为本文设计的分频器和其他文献中介绍的分频器作对比，所有的分频器均采用CMOS工艺，对比表明本文设计的5分频器性能较优，在65 nm工艺下具有明显的功耗低优势，尤其是采用TSPC电路结构的分频器，功耗极低。
4 结语
本文基于65 nm工艺分别采用CML电路结构和TSPC电路结构设计了1个五分频器，采用spectre仿真表明，采用CML结构的分频器最高工作频率8 GHz，功耗1．7 mW，输出信号占空比49．76％；采用TSPC电路结构分频器最高工作频率10 GHz，功耗为0．2 mW，输出信号占空比49．91％，由于采用单端输入输出，所以采用TSPC结构的分频器抗噪声能力较弱。输出信号占空比为50％是本文一大特点，2种结构的分频器工作频率完全覆盖了USB 3．0协议所要求的频率范围，满足协议要求。
评论