基于ARM处理器S3C2440的VGA显示技术

下面根据图4的VGA接口同步信号时序对主要的LCD控制器中的控制寄存器进行配置：
1)LCDCON1寄存器
CLKVAL：确定VCLK频率的参数。公式为VCLK-HCLK／[(CLKVAL+1)x2]。在本设计中S3C2440的HCLK=100 MHz，显示屏需要VCLK=20MHz，故需设置CLKVAL=1。
BPPMODE：确定BPP(每像素位散)。选择BPPMODE=0xC，即选择TFT 16位模式。
2)LCDCON2寄存器
VBPD：确定帧同步信号和帧数据传输前的时延，是帧数据传输前延迟时间和行同步时钟间隔宽度的比值，参照图4中的时间数据可知，VBPD=t3／t6=1．02 ms／31．77 μs=32。
LINEVAL：确定显示的垂直方向大小。公式：LINEVAL=YSIZE-1=479。
VFPD：确定帧数据传输完成后到下一帧同步信号到来的一段延时，是帧数据传输后延迟时间和行同步时钟间隔宽度的比值，参照图4中的时间数据可知，VFPD=t5／t6=0．35 ms／31．77μs=11。
VSPW：确定帧同步时钟脉冲宽度，是帧同步信号时钟宽度和行同步时钟间隔宽度的比值。如图4，VSPW=t2／t6=0.06 ms／31．77 μs=2。
3)LCDCON3寄存器
HBPD：确定行同步信号和行数据传输前的一段延时，描述行数据传输前延迟时间内VCLK脉冲个数，如图4，VBPD=t7xVCLK=1．89 μsx25 MHz=47。
HOZAL：确定显示的水平方向尺寸。这里HOZAL=XSIZE-1=639。
HFPD：确定行数据传输完成后到下一行同步信号到来的一段延迟时间，描述行数据传输后延迟时间内VCLK脉冲个数，如图4，HFPD=t9xVC LK=0．94 μsx25 MHz=24。
4)LCDCON4寄存器
HSPW：确定行同步时钟脉冲宽度。描述行同步脉冲宽度时间内VCLK脉冲个数，如图4，HSPW=3．77 μsx25 MHz=94。
5)LCDCON5寄存器
BPP24BL：确定数据存储格式。此处设置BPP24BL=0x0，即选择小端模式存放。
FRM565：确定16位数据输出格式。设置FRM565=0x1，即选择5：6：5的输出格式。
通过如上的方式设计VGA接口电路并相应的设置LCD控制器寄存器，实现了LCD数字输出与D／A转换的无缝连接，不需要任何额外的驱动程序就可以将原来在LCD上输出的图像信息输出到VGA显示屏上。

4 测试与结论
本设计通过分析VGA接口时序与S3C2440TFT LCD接口时序的相同点，论证了用S3C2440自带的LCD controler来驱动VGA显示器的可行性，时序的匹配是本设计成功最关键的地方，在满足接口时序要求的前提下，用高速三路8位视频D／A芯片将LCD接口的数字RGB信号转换成VGA接口所需要的模拟信号。实验证明，图像信息通过VGA转换电路，在显示屏上显示良好，无明显抖动，满足普通的显示要求。由于主机采用ARM嵌入式微处理器，与传统X86主机相比，大大降低了整机系统的成本。这种廉价、简单的显示方案可以广泛应用到各种对显示效果要求不高但要求大尺寸屏幕的场合。