基于DSP与FPGA的四轴运动控制器设计与研究
为增强抗干扰性，DSP通过以太网控制器RTL8019AS与上位机连接，RTL8019AS内部含有一个16 KB的SDRAM，DSP通过外部存储器接口对其进行读写来接收上位机的命令或向上位机传送反馈信号。在数据处理过程中要占用大量的存储空间，DSP内部仅含有18K×16 b的SARAM和128 K×16 b的FLASH，存储空间显得过小，所以通过外部接口扩展了256K×16 b RAM和512K×16 b FLASH，RAM和FLASH芯片分别选择IS61LV25616 AL、SST39VF800，它们都具有接口简单、读写速度快等优点。SCI模块用于扩展RS 232串行通信接口，串口芯片使用MAX 3232。
运动控制器所需电压为5 V，3．3 V，1．8 V，1．2 V。输入电压5 V，分别采用稳压芯片LM1085IS3．3，LM1117-1．8将其转换成3．3 V和1．8 V，由于TMS320F2812的I／O电压3．3 V要先于内核电源上电，所以1．8 V要由3．3V降压得到，以确保上电次序。1．2 V是FPGA内核所需电压，由稳压芯片LM317S稳压得到，LM317S的输出电压范围为1．2～25 V，复位电路采用SP708低功耗微处理器监控器件，此器件有众多的组件，有效的增强了系统的可靠性及工作效率。
3 FPGA模块设计
FPGA用于轴资源的扩展，当接收到DSP中的规划位置后，在轴资源中对其进行变换处理，输出到伺服控制器中，伺服控制器将规划位置与编码反馈的计数位置进行比较，获得跟随误差，并通过伺服控制算法得到实时的控制量，将控制量传递给D／A转换器，由D／A转换器转换成控制电压输出。
EP2C8F256C6是ALTERA公司CycloneⅡ系列芯片，其特点为高性能低功耗，内核供电电压为1．2 V，8 256个逻辑单元(LEs)，182个用户I／O口(项目中使用了157个I／O口)，165 888 b的内部RAM，嵌入了18 b的乘法器，每个乘法器又可拆成2个9 b的乘法器，芯片内部含有2个锁相环(PLL)，8个全局时钟(Global Clocks)。该芯片所具有的逻辑单元数、频率和用户I／O口等都能很好的满足设计需求。FPGA的外围模块扩展如图3所示。本文引用地址：http://www.eepw.com.cn/article/190768.htm
评论