新闻中心

EEPW首页 > EDA/PCB > 设计应用 > CCD系统下基于FPGA的PCI图像采集卡设计与实现

CCD系统下基于FPGA的PCI图像采集卡设计与实现

作者:时间:2012-04-28来源:网络收藏

2 图像采集卡回放硬件设计
为了提高数据传输的可靠性,降低串扰、辐射等在高速传输数据中常见的问题,图像采集卡采用INDS(低压差分信号技术)进行图像数据的接收和控制数据的发送。在实际应用中,我们选择了国家半导体的DS92LV16芯片作为接收和发送数据芯片。功能框图如图2所示。

本文引用地址:http://www.eepw.com.cn/article/190453.htm

c.JPG


该芯片利用内部时钟把16位的并行数据转换成LVDS数据进行传输;同时可以把LVDS数据转换成16位并行数据供芯片或者可编程逻辑器件进行处理。该芯片最大传输速率可达2.56Gbps;单一的3.3V供电即可使用;较低的EMI;发送端和接收端有单独的时钟和省电管脚。
采用Xilinx公司的一片XC4VLX25-11FF668I可编程逻辑芯片,被配置成接口。LX25逻辑单元可达24192个,最大分布式RAM是168 k,最大块RAM可达1296kb,并且有8个DCM供编程人员使用,LX25功耗较低,易于使用。选择FLASH芯片为XCF08P。
需要外部存储器对图像处理中的大量数据进行缓存,要求存储器存取速度快、读取时间短、实时性匹配强。选择CYPRESS公司的SRAMCY7 C1470BV33的SRAM作为数据缓存芯片。CY7C1470BV33的速度可以达到250MHz,满足时钟频率要求。

3 逻辑设计
3.1 总体设计
逻辑的整体设计如图3所示,当图像数据进入后,通过异步FIFO进行异步时钟域的转换。在第一个缓冲周期通过数据流选择电路将图像数据缓存到SRAM1中;在第二个缓冲周期,通过数据流选择电路将图像数据缓存到SRAM2中,同时将SRAM1中的数据经后端FIFO、PCI接口发送给主机。在第三个缓冲周期内再次通过输入数据流选择电路,把图像数据缓存到SRAM1中,同时将SRAM2中的数据经后端FIFO、PCI接口发送给主机,如此循环。由于乒乓操作的FPGA逻辑实现比较简单,这里不再赘述。下面主要来设计PCI接口的逻辑。

d.JPG



关键词: FPGA CCD PCI 系统

评论


相关推荐

技术专区

关闭