新闻中心

EEPW首页 > EDA/PCB > 设计应用 > 基于FPGA视频图像的Canny算法加速器的设计

基于FPGA视频图像的Canny算法加速器的设计

作者:时间:2012-07-25来源:网络收藏

2.1 设计实现
本文使用了一种能运用于高斯平滑滤波和梯度计算的的数据路径结构。由于这两种计算过程均采用相同大小的方形移动窗口,故其加速设计具有极大的相似性。对此,这里选取3×3的Sobel模块来解释说明。

本文引用地址:http://www.eepw.com.cn/article/190119.htm

d.JPG


Sobel的加速数据结构如图1所示。它是一个具有以下功能的流水线:先从原始的图像中读取像素值存入图中右方的3组12寄存器中,数据流过中间的3×3的乘法器阵列,即像素值与模板值做乘法运算;然后向下流过加法器,在加法器中完成和运算,至此实现了像素值与模板的卷积运算,之后到达Ex和Ey寄存器,通过绝对值电路和加法器(实现式(4))到达寄存器,最终流入最下面的寄存器。图中负号表示取反,数值1和2表示右移的位数。
为使得能够有序地按照确定的步骤进行,本文使用了有限状态机。如图2所示为加速器的简单状态转换图。在加速器的执行过程中,当检测到3组寄存器中的数据为空时,读信号使能re_en置1,自动读入新的3组数据;且在下方寄存器存储满时,写信号使能wr_en置1,数据被提取进行写操作。

e.JPG


在加速器的执行过程中,像素每4个为一组进行读写,这样在高速处理过程中大大缩减了对相同像素点的多次重复读取而浪费的时间;同时,在处理过程中不需要在处理每个像素点时都对其邻域的8个像素点更新,这样节省了大量的读取时间;并且由于的并行特性,像素的读、移位及写操作和乘法器的运算是同时进行的,使得处理速度有一定的提升。

fpga相关文章:fpga是什么




评论


相关推荐

技术专区

关闭