新闻中心

EEPW首页 > EDA/PCB > 设计应用 > 从StratixIII及CycloneIV开发板谈FPGA配置

从StratixIII及CycloneIV开发板谈FPGA配置

作者:时间:2012-07-30来源:网络收藏

Start之后,就完成了我们对EPCS64的烧写了。其中并不需要再去拨动拨码开关了,我们只需一直在RUN下面用JTAG就可以对两者进行烧录了。

这里出现了个小插曲,上面过程都是在10.0里面完成的,在使用Quartus9.0的时候一直不能成功,如下图:

06.jpg

中途报错了,提示:

07.jpg

对于这个问题一直纠结了很久,后来无奈得认为是Quartus版本bug,对比两个版本Programmer里面可以看到,9.0下面Checksum部分都为0,可见它无法检测。只要换到10.0就行了,后来发现,其实别的版本也都可以,唯独9.0不行……甚是不解。

另外在网上看到很多朋友说不要勾取Verify和Blank-Check的选项可以下载成功,可是我们试过之后虽然可以下载成功,但是却无法配置,程序烧进去没有任何反应,所以还是觉得Quartus版本的问题。


上一页 1 2 3 下一页

评论


相关推荐

技术专区

关闭