新闻中心

EEPW首页 > EDA/PCB > 设计应用 > 基于FPGA的高速多路视频数据采集系统

基于FPGA的高速多路视频数据采集系统

作者:时间:2012-08-21来源:网络收藏

摘要:针对同时处理高速的需求,以NiosIl软核CPU为核心,通过在上构建可编程片上系统(System On Programmable Chip,SOPC),利用SOPC系统自定义外设接口,配合DMA技术,完成对A/D转换后的的同时解码采集。视频解码模块采用滑动窗法快速检测定时基准信号。可重构的特性可以使系统根据实际应用需要在原方案基础上扩展、裁减功能模块,并根据资源情况重构系统,达到资源与效率的最优匹配。
关键词:;Nios;IP核;数据采集;视频解码

引言
数字图像处理技术广泛地应用在信息处理领域,如何高效、灵活地将现实世界图像数字化是信息处理的关键技术之一。本文基于FPGA技术设计了一个高速多路。基于Altera Cyclone II芯片,构建一个集成NiosII软核处理器、存储器、I/O接口、自定义外设的可编程片上系统系统(System On Programmable Chip,SOPC)。利用FPGA高速并行处理能力,可同时对多路视频数据进行视频解码,大大提高系统数据采集前端的处理能力。
SOPC系统是可编程片上系统,由单个芯片完成整个系统的主要逻辑功能,同时具有灵活的可重构特性。可根据实际应用中的不同需求裁剪、扩充、升级系统,并且软硬件系统均可编程。NiosII软核CPU的外设可由设计者自由配置,具有灵活且运行速度快的特点。

1 系统功能及特点
1.1 功能描述
本文所提出的系统以Altera公司CycloneII系列的EP2C70为核心,通过外接扩展板接入视频信号,可同时采集处理2~6路视频数据,将视频数据解码后提取出图像区域的RAW DATA。SOPC系统通过自定义FIFO接口缓存数据,利用DMA技术将视频数据搬移至存储区域,供后续程序调用。
1.2 系统特点
本系统主要具有以下特点:
①采用硬件描述语言编写的视频解码模块可以高效地完成视频编解码工作,如果接入的视频信号编码格式不同,可以灵活重构每路视频的解码模块,而不需要修改硬件设计。
②NiosII软核CPU可以灵活地进行任务调度,配合Nios IDE软件编程环境,可以方便的对视频A/D采集芯片进行I2C总线配置。
③自定义FIFO接口缓存视频数据,保证数据连贯性和准确性,FIFO的缓冲区的长度和数据宽度均可以定制,针对每一路视频数据格式配置不同的FIFO缓冲区。
④采用DMA技术完成采集数据从SOPC外设到内存的搬移,减轻CPU的负担。

2 实现原理及系统结构
2.1 系统总体框架
整个系统主要分为SOPC系统、多路视频解码模块、视频A/D芯片绢、SDRAM存储器几大模块。SOPC系统和多路视频解码模块均由FPGA可编程逻辑资源实现。SOPC系统通过自定义FIFO(Custom FIFO)缓冲来自多路视频解码模块(Multi-channel Video Decoder Module)的数据,DMA完成数据从Custom FIFO到SDRAM的搬移工作,NiosII CPU通过Avalon总线对视频A/D采集芯片、自定义FIFO接口模块以及DMA控制器进行配置。系统总体结构如图1所示。

本文引用地址:http://www.eepw.com.cn/article/190015.htm

d.JPG


上一页 1 2 3 4 下一页

评论


相关推荐

技术专区

关闭