基于PROTEL的高速PCB设计

摘要： 探讨使用PROTEL 设计软件实现高速电路印制电路板设计的过程中，需要注意的一些布局与布线方面的相关原则问题，提供一些实用的、经过验证的高速电路布局、布线技术，提高了高速电路板设计的可靠性与有效性。结果表明，该设计缩短了产品研发周期，增强市场竞争能力。

关键词： 高速电路； 布局； 布线

1 问题的提出

随着电子系统设计复杂性和集成度的大规模提高，时钟速度和器件上升时间越来越快，高速电路设计成为设计过程的重要部分。在高速电路设计中， 电路板线路上的电感与电容会使导线等效成为一条传输线。端接元件的布局不正确或高速信号的错误布线都会引起传输线效应问题， 从而使系统输出不正确的数据、电路工作不正常甚至完全不工作。基于传输线模型，归纳起来，传输线会对电路设计带来信号反射、串扰、电磁干扰、电源与接地噪声等不良效应。

为了设计出能够可靠性工作的高速PCB 电路板，必须对设计进行充分细致的考虑，解决布局布线时可能产生的一些不可靠的问题， 缩短产品的研发周期，提高市场竞争力。

2 高频系统的布局设计

在电路的PCB 设计中， 布局是一个重要的环节， 布局结果的好坏将直接影响布线的效果和系统的可靠性， 这在整个印制电路板设计中最耗时也最难。高频PCB 的复杂环境使得高频系统的布局设计很难用学到的理论知识来进行， 它要求布板的人必须有丰富的高速PCB 制板经验， 这样才能在设计过程中少走弯路， 提高电路工作的可靠性与有效性。在布局的过程中，应当从机械结构、散热、电磁干扰、将来布线的方便性、美观性等方面综合考虑。

首先， 在布局之前先对整个电路进行功能划分，将高频电路与低频电路分开、模拟电路与数字电路分开， 每个功能电路以芯片为中心尽量靠近布置，其连线越短越好，以避免导线过长所导致的传输延迟，提高电容的去耦效果。此外，还要注意管脚与电路元件以及其他管子之间的相对位置和方向，以减少相互之间的影响。所有的高频元器件应远离机壳和其他金属板以减小寄生耦合。

其次， 布局时应注意元器件之间的热影响和电磁影响，这些影响对高频系统尤为严重，应采取远离或隔离、散热和屏蔽措施。大功率整流管和调整管等应该装有散热器，并要远离变压器。电解电容器之类的怕热元件应该远离发热元件， 否则电解液会被烤干，造成电阻增大、性能变差，影响电路的稳定性。在布局时应该留有足够的空间来安排防护结构，并防止引入各种寄生耦合。为防止印刷电路板上线圈之间的电磁耦合， 两个线圈应呈直角放置，为了减小耦合系数。还可以采用立板隔离的方法。最好直接用其元件的引线焊接在电路上，引线越短越好，不要用接插件和焊片，因为相邻焊片间存在分布电容和分布电感。晶体振荡器、RIN、模拟电压、参考电压信号走线周围避免放置高噪声元器件。

最后，在保证内在质量和可靠性的同时，兼顾整体的美观，进行合理的电路板规划，元器件应平行或垂直板面，并和主要的板边平行或垂直。元器件在板面上分布应尽量均匀，密度一致。这样，不但美观而且装焊容易，易于批量生产。

3 高频系统的布线

在高频电路中，连接导线的电阻、电容、电感和互感的分布参数是不可忽视的， 从抗干扰的角度考虑，合理布线就是要设法减小电路中的线阻、分布电容、杂散电感，把由此产生的杂散磁场降低到最小的程度，从而使电路的分布电容、漏磁通、电磁互感以及其他由噪声所引起的干扰得到抑制。

PROTEL 设计工具在国内的应用已经相当普遍，然而，不少设计者仅仅关注于“布通率”，对PROTEL设计工具为适应器件特性的变化所做的改进并未用于设计中， 这不仅使得设计工具资源浪费较为严重，更使得很多新的器件的优异性能难以发挥。

下面介绍PROTEL99 SE 工具能提供的一些特殊功能。

（1）高频电路器件管脚间的引线弯折越少越好，最好采用全直线，需要弯折时，可用45°折线或圆弧弯折， 这样可以减少高频信号对外发射和相互间的耦合。用PROTEL 布线时可在“Design”菜单“rules” 中的“Routing Corners” 中选择45－Degrees或Rounded。也可以用shift＋space 键进行线形的快速切换。

（2） 高频电路器件管脚间的引线越短越好。

PROTEL 99 满足布线最短化的最有效的手段是在自动布线前对个别重点的高速网络的进行布线预约。在“Design”菜单“rules”中的“Routing Topology”中选择shortest。

基于PROTEL的高速PCB设计(2/3)

文章出处：施凤鸣 发布时间： 2011/12/06 | 997 次阅读 | 0次推荐 | 0条留言

业界领先的TEMPO评估服务 高分段能力，高性能贴片保险丝 专为OEM设计师和工程师而设计的产品 Samtec连接器 完整的信号来源 每天新产品 时刻新体验 完整的15A开关模式电源

（3）高频电路器件管脚间的引线层间交替越少越好。即元件连接过程中所用的过孔越少越好。

一个过孔可带来约0．5pF 的分布电容,减少过孔数能显著提高速度。